设计高速电路板的注意事项

设计高速电路板的注意事项

ID:29886493

大小:60.00 KB

页数:4页

时间:2018-12-24

设计高速电路板的注意事项_第1页
设计高速电路板的注意事项_第2页
设计高速电路板的注意事项_第3页
设计高速电路板的注意事项_第4页
资源描述:

《设计高速电路板的注意事项》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、设计高速电路板的注意事项我最近针对一篇关于PCB特性阻抗的文章写了封信。该文阐述了工艺过程的变化是怎样引起实际阻抗发生变化的,以及怎样用精确的现场解决工具(fieldsolver)来预见这种现象。我在信中指出,即使没有工艺的变化,其它因素也会引起实际阻抗很大的不同。在设计高速电路板时,自动化设计工具有时不能发现这种不很明显但却非常重要的问题。然而,只要在设计的早期步骤当中采取一些措施就可以避免这种问题。我把这种技术称做“防卫设计”(defensivedesign)。叠层数问题一个好的叠层结构是对大多数信号整体性问题和EMC问题的最好防范措施,同

2、时也最易被人们误解。这里有几种因素在起作用,能解决一个问题的好方法可能会导致其它问题的恶化。很多系统设计供应商会建议电路板中至少应该有一个连续平面以控制特性阻抗和信号质量,只要成本能承受得起,这是个很好的建议。EMC咨询专家时常建议在外层上放置地线填充(groundfill)或地线层来控制电磁辐射和对电磁干扰的灵敏度,在一定条件下这也是一种好建议。然而,由于瞬态电流的原因,在某些普通设计中采用这种方法可能会遇到麻烦。首先,我们来看一对电源层/地线层这种简单的情况:它可看作为一个电容(图1)。可以认为电源层和地线层是电容的两个极板。要想得到较大的

3、电容值,就需将两个极板靠得更近(距离D),并增大介电常数(ε▼r▼)。电容越大则阻抗越低,这是我们所希望的,因为这样可以抑制噪声。不管其它层怎样安排,主电源层和地线层应相邻,并处于叠层的中部。如果电源层和地线层间距较大,就会造成很大的电流环并带来很大的噪声。如果对一个8层板,将电源层放在一侧而将地线层放在另一侧,将会导致如下问题:最大的串扰。由于交互电容增大,各信号层之间的串扰比各层本身的串扰还大。最大的环流。电流围绕各电源层流动且与信号并行,大量电流进入主电源层并通过地线层返回。EMC特性会由于环流的增大而恶化。失去对阻抗的控制。信号离控制层

4、越远,由于周围有其它导体,因此阻抗控制的精度就越低。由于容易造成焊锡短路,可能会增加产品的成本。我们必须在性能和成本之间进行折衷选择,为此,我在这里对怎样安排数字电路板以获得最好的SI和EMC特性,谈谈自己的见解。深圳金百泽电子科技股份有限公司(www.kbsems.com)成立于1997年,是线路板行业十强企业,总部设在深圳,研发和生产分布在深圳、惠州和西安等地,为客户提供产品研发的PCB设计、PCB快速制造、SMT加工、组装与测试及硬件集成等垂直整合解决方案,是国内最具特色的电子制造服务提供商。电话:0755-26546699-223PCB

5、的各层分布一般是对称的。依笔者拙见,不应将多于两个的信号层相邻放置;否则,很大程度上将失去对SI的控制。最好将内部信号层成对地对称放置。除非有些信号需要连线到SMT器件,我们应尽量减少外层的信号布线。对层数较多的电路板,我们可将这种放置方法重复很多次。也可以增加额外的电源层和地线层;只要保证在两个电源层之间没有成对的信号层即可。高速信号的布线应安排在同一对信号层内;除非遇到因SMT器件的连接而不得不违反这一原则。一种信号的所有走线都应有共同的返回路径(即地线层)。有两种思路和方法来判断什么样的两个层能看成一对:保证在相等距离的位置返回信号完全相

6、等。这就是说,应将信号对称地布线在内部地线层的两侧。这样做的优点是容易控制阻抗和环流;缺点是地线层上有很多过孔,而且有一些无用的层。相邻布线的两个信号层。优点是地线层中的过孔可控制到最少(用埋式过孔);缺点是对某些关键信号这种方法的有效性下降。我喜欢采用第二种方法。元件驱动和接收信号的接地连接最好能够直接连接到与信号布线层相邻的层面。作为一个简单的布线原则,表层布线宽度按英寸计应小于按毫微妙计的驱动器上升时间的三分之一(例如:高速TTL的布线宽度为1英寸)。如果是多电源供电,在各个电源金属线之间必须铺设地线层使它们隔开。不能形成电容,以免导致电

7、源之间的AC耦合。上述措施都是为了减少环流和串扰,并增强阻抗控制能力。地线层还会形成一个有效的EMC“屏蔽盒”。在考虑对特性阻抗的影响的前提下,不用的表层区域都可以做成地线层。特性阻抗一种好的叠层结构就能够作到对阻抗的有效控制,其走线可形成易懂和可预测的传输线结构。现场解决工具能很好地处理这类问题,只要将变量数目控制到最少,就可以得到相当精确的结果。但是,当三个以上的信号层叠在一起时,情况就不一定是这样了,其理由很微妙。目标阻抗值取决于器件的工艺技术。高速CMOS技术一般能达到约70Ω;高速TTL器件一般能达到约80Ω至100Ω。因为阻抗值通常

8、对噪声容限和信号切换有很大的影响,所以进行阻抗选择时需要非常仔细;产品说明书对此应当给出指导。现场解决工具的初始结果可能会遇到两种问题。首先是视野受到

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。