基于vhdl多功能数字钟设计说明书

《基于vhdl多功能数字钟设计说明书》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、基于VHDL的多功能数字钟设计报告021215班卫时章0212145139一、设计要求1、具有以二十四小时制计时、显示、整点报时、时间设置和闹钟的功能。2、设计精度要求为1秒。二、设计环境：QuartusII三、系统功能描述1、系统输入：时钟信号clk采用50MHz；系统状态及较时、定时转换的控制信号为k、set，校时复位信号为reset，均由按键信号产生。2、系统输出：LED显示输出；蜂鸣器声音信号输出。3、多功能数字电子钟系统功能的具体描述如下：（一）计时：正常工作状态下，每日按24h计时制计时并显示，蜂鸣器无声，逢整点报

2、时。（二）校时：在计时显示状态下，按下“k”键，进入“小时”待校准状态，若此时按下“set”键，小时开始校准；之后按下“k”键则进入“分”待校准状态；继续按下“k”键则进入“秒”待复零状态；再次按下“k”键数码管显示闹钟时间，并进入闹钟“小时”待校准状态；再次按下“k”键则进入闹钟“分”待校准状态；若再按下“k”键恢复到正常计时显示状态。若校时过程中按下“reset”键，则系统恢复到正常计数状态。（1）“小时”校准状态：在“小时”校准状态下，显示“小时”的数码管以2Hz闪烁，并按下“set”键时以2Hz的频率递增计数。（2）“

3、分”校准状态：在“分”校准状态下，显示“分”的数码管以2Hz闪烁，并按下“set”键时以2Hz的频率递增计数。（3）“秒”校准状态：在“秒复零”状态下，显示“秒”的数码管以2Hz闪烁，并以1Hz的频率递增计数。（4）闹钟“小时”校准状态：在闹钟“小时”校准状态下，显示“小时”的数码管以2Hz闪烁，并按下“set”键时以2Hz的频率递增计数。（5）闹钟“分”校准状态：在闹钟“分”校准状态下，显示“分”的数码管以2Hz闪烁，并按下“set”键时以2Hz的频率递增计数。（三）整点报时：蜂鸣器在“59”分钟的第“51”、“53”、“5

4、5”、“57”秒发频率为500Hz的低音，在“59”分钟的第“59”秒发频率为1000Hz的高音，结束时为整点。（四）显示：采用扫描显示方式驱动4个LED数码管显示小时、分，秒由两组led灯以4位BCD码显示。（五）闹钟：闹钟定时时间到，蜂鸣器发出频率为1000Hz的高音，持续时间为60秒。四、各个模块分析说明1、分频器模块(freq.vhd)（1）模块说明：输入一个频率为50MHz的CLK，利用计数器分出1KHz的q1KHz，500Hz的q500Hz，2Hz的q2Hz和1Hz的q1Hz。（2）源程序：libraryieee;

5、39useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityfreqisport(CLK:instd_logic;--输入时钟信号q1KHz:bufferstd_logic;q500Hz:bufferstd_logic;q2Hz:bufferstd_logic;q1Hz:outstd_logic);endfreq;architecturebhvoffreqisbeginP1KHZ:process(CLK)variablecout:integer:=0;be

6、ginifCLK'eventandCLK='1'thencout:=cout+1;--每来个时钟上升沿时cout开始计数ifcout<=25000thenq1KHz<='0';--当cout<=25000时，q1KHz输出“0”elsifcout<50000thenq1KHz<='1';--当25000

7、zvariablecout:integer:=0;beginifq1KHz'eventandq1KHz='1'thencout:=cout+1;ifcout=1thenq500Hz<='0';--二分频elsifcout=2thencout:=0;q500Hz<='1';endif;endif;endprocess;P2HZ:process(q500Hz)variablecout:integer:=0;beginifq500Hz'eventandq500Hz='1'thencout:=cout+1;ifcout<=125the

8、nq2Hz<='0';elsifcout<250thenq2Hz<='1';elsecout:=0;39endif;endif;endprocess;P1HZ:process(q2Hz)variablecout:integer:=0;beginifq2Hz'eventandq