关于“通过PCB分层堆叠设计控制EMI辐射”一文的阅读体会.doc

《关于“通过PCB分层堆叠设计控制EMI辐射”一文的阅读体会.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、关于“通过PCB分层堆叠设计控制EMI辐射”一文的阅读体会看了这篇文章后，我的最大收获是：1．IC的电源引脚应该通过离引脚最近的过孔和电源层连接。2．如果要想减少电源引起的共模干扰，应该重视“背对背的电源和地平面设计”3．多层PCB板各个相邻叠层之间的厚度是不同的，我们必须重视这种不同。4．高速信号所在的层必须紧邻地层，两层之间的距离必须是PCB叠层中厚度最小的。5．如果用两个地平面将一个高速信号平面夹起来，可以形成微带线，从而改善EMI辐射，但缺点是会打乱正常的分层，或者以减少信号层的层数为代价。6．PCB板的层数增多，在厚度不变的情况下，除了可布线层增加以外，还会带来层与层之间间距减

2、少的好处，非常适合高速PCB板的设计。7．不要吝啬过孔。过孔可以在很大程度上改善单板的EMI特性。8．请注意多层板布线时的“组”的概念，X、Y方向的信号应该在一个“组”内完成布线。如果实在不行，可借助过孔改善。请看正文和我的阅读体会：通过PCB分层堆叠设计控制EMI辐射作者：RickHartley高级PCB硬体工程师AppliedInnovationInc.解决EMI问题的办法很多，现代的EMI抑制方法包括：利用EMI抑制涂层、选用合适的EMI抑制零配件和EMI仿真设计等。本文从最基本的PCB布板出发，讨论PCB分层堆叠在控制EMI辐射中的作用和设计技巧。电源汇流排在IC的电源引脚附近合

3、理地安置适当容量的电容，可使IC输出电压的跳变来得更快。然而，问题并非到此为止。由於电容呈有限频率响应的特性，这使得电容无法在全频带上生成干净地驱动IC输出所需要的谐波功率。除此之外，电源汇流排上形成的瞬态电压在去耦路径的电感两端会形成电压降，这些瞬态电压就是主要的共模EMI干扰源。我们应该怎麽解决这些问题？上面一段中提到的“由於电容呈有限频率响应的特性，这使得电容无法在全频带上生成干净地驱动IC输出所需要的谐波功率”是指由于电容器受引线电感等的影响具有频率特性，所以对于一个含有丰富高次谐波的方波而言，实际使用的电容器是不能完全等效为一个理想的电容的。“除此之外，电源汇流排上形成的瞬态电

4、压在去耦路径的电感两端会形成电压降，这些瞬态电压就是主要的共模EMI干扰源。”这句话的意思是指电源层上由于流经了含有丰富高次谐波频率成分（如方波）的电流，那么电源就一定会受到该电流的影响。当然，使用一个频率特性非常好的电容对电源进行滤波可以将这种影响降低到最低限。就我们电路板上的IC而言，IC周围的电源层可以看成是优良的高频电容器，它可以收集为干净输出提供高频能量的分立电容器所泄漏的那部份能量。此外，优良的电源层的电感要小，从而电感所合成的瞬态信号也小，进而降低共模EMI。以上段落就是在说明：我们可以把一个多层PCB板上的电源和地平面之间形成的电容看作是一个性能优良的平板电容器。当然，电

5、源层到IC电源引脚的连线必须尽可能短，因为数位信号的上升沿越来越快，最好是直接连到IC电源引脚所在的焊盘上，这要另外讨论。如果电源层到IC电源引脚的线不是足够短，就会在IC的电源引脚和电源层之间引入寄生电感，最终导致IC的电源引脚处的电压出现波动，从而引入共模EMI干扰。这一点在我们进行PCB设计时尤其要注意。为了控制共模EMI，电源层要有助於去耦和具有足够低的电感，这个电源层必须是一个设计相当好的电源层的配对。有人可能会问，好到什麽程度才算好？问题的答案取决於电源的分层、层间的材料以及工作频率(即IC上升时间的函数)。通常，电源分层的间距是6mil，夹层是FR4材料，则每平方英寸电源层

6、的等效电容约为75pF。显然，层间距越小电容越大。上面这一段不难理解。就是我们在多层板设计中提到的“背对背的电源和地层”，这个背对背的电源和地层是出现在层间距最小的两个平面之间的。这样做的目的就是要“得到一个高频、相对大容量的电源去耦电容”。上升时间为100到300ps的器件并不多，但是按照目前IC的发展速度，上升时间在100到300ps范围的器件将占有很高的比例。对於100到300ps上升时间的电路，3mil层间距对大多数应用将不再适用。那时，有必要采用层间距小於1mil的分层技术，并用介电常数很高的材料代替FR4介电材料。现在，陶瓷和加陶塑料可以满足100到300ps上升时间电路的设

7、计要求。由上面一段可以看出：电路板叠层之间产生的电容对一个高速电路系统的设计的影响。实际上电路层与层的厚度和分层情况对高速系统的影响不仅仅局限于电源平面和地平面之间，对信号平面也同样适用。一个高速信号线的相邻平面，我们希望有一个地平面构成回路，在这种情况下，请注意这个地平面和这个高速信号线所在平面之间的距离是不是这个PCB板的最小叠层间距？因为我们知道一个PCB板各个相邻层之间的厚度是不同的。尽管未来可能会采用新材料和新方法，但对於