欢迎来到天天文库
浏览记录
ID:28581647
大小:1.62 MB
页数:9页
时间:2018-12-11
《论文开题报告张剑锋》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、中北大学信息商务学院毕业设计开题报告学生姓名:张剑锋学号:06060441X16学院、系:信息商务学院、电子与计算机科学技术专业:电子科学与技术/微电子学设计题目:设计某等效器的模拟信号发生电路指导教师:沈三民2009年11月18日毕业论文开题报告1.结合毕业论文情况,根据所查阅的文献资料,撰写2000字左右的文献综述:文献综述《技术综合应用实例与分析》首先阐述了EDA技术综合应用的形式、设计方法与建模、典型单元电路的设计、主要软件及设备、PCB的设计与制作等基础知识。接着介绍了多路彩灯控制器、智力抢答器、电子密码锁、微波炉控制器、交通控制器
2、、综合计时系统、数据采集控制系统、电梯控制器、车载DVD位控系统、直接数字频率合成器DDS、图像边缘检测器等11个EDA技术综合应用系统的设计,以及等精度数字频率计、出租车计费系统、低频数字相位测量仪、电压控制LC振荡控制器等4个EDA和单片机综合应用系统的设计[1]。随着现代通信、定位和导航技术的不断发展,全球定位系统(G10balPositionSySt,GPS)终端系统的功能越来越强大,系统复杂程度也随之提高,因此在终端设计中,对信号源的频率稳定度、频谱纯度、频率范围和输出频率的个数提出了新的要求。为了配合GPS接收机的研制和测试,研制
3、一种高准确度的卫星信号模拟源是必备的手段[3]。传统通信信号源信号的产生使用模拟方法,设备笨重,且精度不高,只能产生几种简单的波形。利用DSP芯片来实现的信号源,如使用TMS320VC5402,具有可编程,灵活性大等特点,但指令执行为串行结构,转换速度不快。利用BPSK专用芯片来实现的信号源,如MAX2402,具有转换速度快,使用方便等特点,但它不能满足频率个数多的要求。现场可编程门阵列FPGA器件是一种新型高密度PLD,采用CMOS-SRM工艺制作[4]。FPGA器件将半定制的门阵列电路和可编程逻辑器件的用户可编程性结合在一起,现在已经成为
4、新一代系统设计的积木块。使用FPGA进行逻辑设计可以使电子产品做到小型化、集成化,具有很好的灵活性、保密性和可靠性,并且借助先进的FPGA开发工具,设计成果具有很好的移植性。目前人们对波形发生器的要求也越来越高,功能不断得以扩展,可靠性要求更好。为了满足人们需求,本文介绍了一种基于FPGA多功能波形发生器,与微控制器控制的波形发生器相比该设计更灵活、功能更大、可靠性更高[5]。在电子测量仪器家族中,信号发生器是一种很重要的仪器,它是电子测试系统的苇要部件,是决定电子测试系统性能的关键设备。对数字信号发生器的设计进行研究具有很大的发展潜力[3]
5、。作为专用集成电路(ASIC)领域中的一种半定制电路,FPGA既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。可以毫不夸张的讲,FPGA能完成任何数字器件的功能。传统的波形发生器一般采用MAX8038为核心芯片并加以必要的辅助电路,这种波形发生器能够输出的频率范围只能在较低的频率范围内,而且输出的波形有一定程度的失真。而如果采用直接数字合成的方法所能产生的波形范围就会大很多,作为目前嵌入式领域的新技术,SoC系统以其强大的性能成为目前硬件开发的首选,在FPGA中集成DDS实现的SoC系统所属出的波形具有较宽的频率范围,波形也
6、几乎无失真[4]。在自动控制系统设计、调试和现代电子学的各个领域,经常需要高精度、高频率且频率可方便调节的正弦波、锯齿波、方波、三角波等信号作为信号源旧。函数信号发生器是在科学研究和工程设计中广泛应用的一种通用仪器。函数信号发生器的实现方法通常有以下几种:(1)用分立元件组成的函数发生器,但通常是单函数发生器,其频率不高,工作不够稳定,不易调试;(2)由晶体管、运放IC等通用器件制作,多用专门的函数信号发生器产生信号,如早期的函数发生器芯片8038,其功能较少,精度不高,频率上限只有300kHz,无法产生更高频率的信号。调节方式也不够灵活,频
7、率和占空比不能独立调节,且相互影响;(3)利用专用直接数字频率合成DDS芯片的函数发生器.它能产生任意波形并达到很的频率,但成本较高;(4)采用MAXIM公司新一代专用函数信号发生器芯片如MAX038等[4]。本文结合FPGA和DDS技术,利用DSPBuilder设计函数信号发生器.输出频率、相位精确可调的函数信号。并且频率及相位能够快速切换,避免了用VHDL语言设计函数信号的复杂性[9]。且比传统实现函数信号发生器更简单和快捷。FPGA(FieldProgrammableGateArray)是目前广泛采用的一种可编程器件M.随着微电子技术的
8、发展.现场可编程门阵歹IJ(FPGA)得到了飞速发展。FPGA的时钟延迟可达到纳秒级,结合其并行工作方式,在超高速、实时测控方面有非常广阔的应用前景,具有工作速度快
此文档下载收益归作者所有