基于fpga实现对ad7656的采样与存储

《基于fpga实现对ad7656的采样与存储》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、菇于FPGA实现对AD7656的采样与存储1、AD7656的引脚功能REFCAPA、REFCAPB、REFCAPC足参考电压引脚，这儿个引脚应该接去耦电容器來减小每1个ADC通道参考缓冲器的衰减。VI—V6是模拟输入1-6引脚，仑们是模拟前端输入，对hV:通道的输入范取决于RANGE引脚的定义。AGND是模拟地，所有的模拟输入信号和外部参考信号都耍用AGND。DVcc是5V数字电源端。VDRIVE是逻辑电源输入，该引脚的电Ik取决于闪部参考电压，应接10pF或lOOpF的去耦电容器。DGND是数字地，它是数字电路的参考点。AV

2、cc是梭拟电压输入（4.5V-5.5V）,它只给ADC的内核供电。CONVSTA/B/C是转换使能逻辑输入，每对有K相关的CONVST信号，用来启动每对或每4个或6个ADC同步采样。CS是片选信号，逻辑低电平时使能。RD是读信兮，逻辑低电平时使能。WR/PEFEN/DIS是写数据/参考使能/非使能。BUSY是忙信号输出，当转换开始吋为高电平，并且在转换结束前一直为高电平。SER/PAR是串行/并行选择输入信号。低电平时选择并行接口模式，高电平时选择串行接口模式。DB[0]/SELA是数据0位/选择输出A路。DB[1]/SELB

3、足数据1位/选择输出B路。DB[2]/SELC是数裾2位/选择输出C路。DB[3]/DCINC足数裾3位，C路为菊花链式。DB[4]DCrNB是数据4位/B路为菊花链式。DB[5]/DCINA是数裾5位/A路为菊花链式。DB[6]/SCLK是数据6位/串行时钟。DB[7]/HBEN/DCEN是数拋7位/萵位使能/菊花链式使能。DB[8]DOUTA足数据8位/串行数据输出A。DB[9]/DOUTB是数据9位/串行数据输fliB。DB[10]/DOUTC是数据10位/串行数据输出C。DB[11]/DGND是数据11位/数字地。DB

4、[12]、DB[13]、DB[15]是数裾12位、数裾13位、数裾15位。DB[14]/REFBUFEN/DIS是数据14位/参考缓冲使能（低电平时）/非使能（高电平时）。RESET是复位信号输入。RANGE是模拟输入范围选择输入信兮。VDO是正电源端。Vss足负电源端。H/SSEL是硬件/软件选择输入引脚。W/B是字或字节模式选择2、对于ADC采样信号的控制与数据的存储-*10*ADC7656的采样：是通过一个主次逼近寄存器实现模数的转换的，即通过range引脚给ADC一个特定范围的电压，选一特定电压Vim将寄存器的最高位置

5、MSB为1,并将其与参考电压引脚REF的1/2进行比较，若Vin>l/2Vref,则MSB不变;否则,将MSB置为0。将次髙位置1，依次进行比较，直至LSB结朿，模数转换完成，存入寄存器屮。木次采用软件是Quartus11,山于Verilog语言巾的实数real在综合中不能被识别，M时为了保证输入数的精度，将其扩大108倍。模数转换的原理：首先，将移位寄存器最高位MSB置1;然后将输入屯压Vin与模拟输!II电压Vout=l/2Vref进行比较；如果Vin〉l/2Vref,则将敁高位MSB置为1。将次高位置为1，校拟输出电压V

6、out=3/4Vref，如果Vin<3/4Vref,则将次商位S为0。将第3尚位置1，模拟输出电灰为Vout=5/8Vref,如果Vin〉5/8Vref,则将第3高位置为1;如此依次比较。如

7、刻：每个320ns输入电压1.32V、1.35V、1.2xlO'6V,经过模数转换器后K结果为0100010000000000、0100010100011110、0000000000000000。i□a1田b0clelk0dlIEoutB00qi134217728135266304.umun000000000000000001000100

8、00000000n__n_n1281953125innnnnnjin39062500100010100011110FIFO工作原理：FIFO即先入先出缓存器。din为输入数据引脚；clock为输入脉冲信号；wrreq为写信号，高电T有效；rdreq为读信号，高电〒•有效；q输出数据端口；full满信号；empty空信号；usedw为5计数器。当写信号wrreq为1，满信号full为0时，当输入脉冲信号clock到来时，数裾输入端U数裾din被写入缓冲寄存器屮，且写计数器usedw加1。当满信号full为1吋，无论wrreq为何

9、值，皆不进行写操作。读信号同理；当empty为0，rdreq为1吋，脉冲输入信号clock到来吋，从输ili端门q读Hi寄存器中数据。若empty为1，则不论rdreq为何值，皆不能进行读操作。Sa••JSbISclelkclockSdlIemptyfull0outB00□q