基于fpga的高速高密度存储系统设计与实现

基于fpga的高速高密度存储系统设计与实现

ID:34661866

大小:2.09 MB

页数:96页

时间:2019-03-08

基于fpga的高速高密度存储系统设计与实现_第1页
基于fpga的高速高密度存储系统设计与实现_第2页
基于fpga的高速高密度存储系统设计与实现_第3页
基于fpga的高速高密度存储系统设计与实现_第4页
基于fpga的高速高密度存储系统设计与实现_第5页
资源描述:

《基于fpga的高速高密度存储系统设计与实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于FPGA的高速高密度存储系统设计与实现作者姓名杨斌导师姓名、职称何学辉副教授一级学科信息与通信工程二级学科信号与信息处理申请学位类别工学硕士提交学位论文日期2014年12月学校代码10701学号1202121134分类号TN95密级公开西安电子科技大学硕士学位论文基于FPGA的高速高密度存储系统设计与实现作者姓名:杨斌一级学科:信息与通信工程二级学科:信号与信息处理学位类别:工学硕士指导教师姓名、职称:何学辉副教授提交日期:2014年12月FPGA-baseddesignandimplementatio

2、nofhigh-speedandhigh-densitystoragesystemAthesissubmittedtoXIDIANUNIVERSITYinpartialfulfillmentoftherequirementsforthedegreeofMasterinElectronicScienceandTechnologyByYangbinSupervisor:ViceProf.HexuehuiDecember2014西安电子科技大学学位论文独创性(或创新性)声明秉承学校严谨的学风和优良的科学道德,本人

3、声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特别加以标注和致谢中所罗列的内容以外,论文中不包含其他人已经发表或撰写过的研究成果;也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说明并表示了谢意。申请学位论文与资料若有不实之处,本人承担一切的法律责任。本人签名:日期:西安电子科技大学关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定,即:研究生在校攻读学位

4、期间论文工作的知识产权单位属西安电子科技大学。学校有权保留送交论文的复印件,允许查阅和借阅论文;学校可以公布论文的全部或部分内容,可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证,毕业后结合学位论文研究课题再撰写的文章一律署名单位为西安电子科技大学。(保密的论文在解密后遵守此规定)本学位论文属于保密,在年解密后适用本授权书。本人签名:导师签名:日期:日期:摘要摘要伴随着信息时代的飞速发展,数据传输和存储越来越多的被广泛应用于通信、军事、互联网等不同领域。数据存储技术已经成为重要研究领域和研究热点。

5、近年来在雷达信号处理领域中,数据存储作为整个系统的重要组成部分,对其数据速率、存储容量、功耗、工作环境以及维护复杂程度等指标要求不断提高。如何设计一款性能满足各方面需求的存储设备,是本文主要讨论内容。在存储介质选择方面,选用Micron公司MLC型闪存芯片,该芯片单片读写速度几十MB/s,内部具有多个独立操作单元。利用芯片这一特性,采用多级流水、多片闪存并行操作的方式有效提高数据读写速度,满足最低速率1.5GB/s的设计要求。在控制器件选择方面,选用Xilinx公司Virtex-6系列芯片,完成板卡的主要逻

6、辑功能设计。Xilinx公司与Altera公司作为全球生产可编程门阵列芯片最大的两家提供商,能够为用户提供各种需求、各种应用领域的芯片产品,芯片设计具有丰富的经验和广大的用户基础。利用Microblaze软核的可裁剪结构搭建了嵌入式处理器,这种灵活的设计方法缩短了产品的研发周期,处理器结构修改方便,通过Xilinx提供的EDK和SDK开发环境即可完成全部设计流程。通过VerilogHDL硬件语言编程,设计了PCI-E、SerialRapidIO等高速接口。Virtex-6系列的高速接口硬件上基于GTX吉比特

7、收发器,通过调用IP核实现不同协议接口标准的物理层和数据链路层。本文介绍了PCI-E总线协议,分析数据链路层之上事务层的工作方式,设计通过事务层对包的组装和解析,完成PIO方式和DMA方式的信息传输。通过对数据检错纠错的校验机制进行研究,介绍BCH码理论基础,叙述了编码与解码的公式推导。通过优化设计方法,选用矩阵乘法实现BCH编码部分,选用BM迭代算法和钱搜索算法实现BCH解码部分。本文基于实验室某雷达信号处理项目,针对雷达系统的性能需求和工作环境的限制等情况,讨论实现高速高密度存储系统的方案设计和具体实现

8、方法。该系统采取闪存芯片组成存储阵列,Xilinx公司Virtex-6系列FPGA芯片为控制芯片,通过流水和并行操作的方式实现了读写速率1.5GB/s、容量3TB、能够通过PCI-E和SerialRapidIO等高速接口与单板机和雷达系统的其他功能模块相互通信,同时设计并实现了一定纠错能力的差错控制编码,达到高速高密度存储系统的设计需求。I西安电子科技大学硕士学位论文经过大量实验,得到的结果表明本文所设计的高速高

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。