资源描述：
《基于libero的数字逻辑设计仿真及验证实验实验报告(实验4到8)ymt》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
1、计算机学院专业班组、学号姓名协作者教师评定实验题目基于Libero的数字逻辑设计仿真及验证实验1.熟悉EDA工具的使用；仿真基本门电路。2.仿真组合逻辑电路。3.仿真时序逻辑电路。4.基本门电路、组合电路和时序电路的程序烧录及验证。5.数字逻辑综合设计仿真及验证。实验报告1、基本门电路一、实验目的1、了解基于Verilog的基本门电路的设计及其验证。2、熟悉利用EDA工具进行设计及仿真的流程。3、学习针对实际门电路芯片74HCOO、74HC02、74HC04、74HC08、74HC32、74HC86进行VerilogHDL设计
2、的方法。、实验环境Libero仿真软件。三、实验内容1、掌握Libero软件的使用方法。2、进行针对74系列基本门电路的设计，并完成相应的仿真实验。3、参考教材中和应章节的设计代码、测试平台代码(可自行编程)，完成74HC00、74HC02、74HC04、74HC08、74HC32、74HC86相应的设计、综合及仿真。4、提交针对74HC00、74HC02、74HC04、74HC08、74HC32、74HC86(任选一个)的综合结果，以及相应的仿真结果。•••參四、实验结果和数据处理1、所有模块及测试平台代码清单鲁e//74H
3、C00代码-与非//74HC00.VmoduleHC00(A,BzY);input[4:1]A,B;output[4:1]Y;assignY=~endmodule//74HCOO测试平台代码//testbench.vtimescalelns/lnsmoduletestbench();reg[4:l]a,b;wire[4:l]y;HCOOul(a,b,y);initialbegina=4*b0000;b=4*b0001;#10b=b#10b=#10b3=411111;b=4•bOOOl;#10林1林endendmodule//7
4、4HC02代码-或非//74HC02.VmoduleHC02{A,B,Y};inputoutput[4:1]Y;assignY=~(A
5、B);endmodule//74HC02测试平台代码//testbench.vtimescaleIns/lnsmoduletestbench();reg[4:l]a,b;wire[4:l]y;HC02ul(a,b,y);initiaIbegina=4*b0000;b=4*b0001;#10#1林a=4lbllll;b=4,b0001;#10b=bendendmodule//74HC04代码-非
6、//74HC04.VmoduleHC04(A,Y);input[4:1]A;output[4:1]Y;assignY=~A;endmodule//74HC04测试平台代码//testbench.vtimescalelns/lnsmoduletestbench();reg[2:l]a;wire[2:l】y;HC04u4(a,y);initialbegina=2.bOl;10a#=2*b10;10a#=2'bll;10a#=2'b00;endendmodule"74HC08代码-与moduleHC08(A,B,Y);input[4
7、:1]A,B;output[4:1]Y;assign丫=与endmodule//74HC08测试平台代码timescalelns/lnsmoduletestO8();reg[4:l]a,b;wire[4:l]y;HC08u8(a,b,y);initiaIbegina=4*b0000;b=4'bOOOl;#10#1林#10a=4'bll11;b=4*b0001;#10b=#10b#10endendmodule//74HC32代码j-或moduleHC32(A,B,Y);input[4:1]A,B;output[4:1]Y;ass
8、ignY=A
9、B;//或endmodule//74HC32测试平台代码'timescale1ns/lnsmoduletest32();reg[4:1]a,b;wire[4:l]y;HC32u32(a,b,y);initialbegina=4*b0000;b=4'b0001;#10#10#1#10a=4'blll1；b=4'b0001;#10b=b#10b=#10bendendmodule//74HC86代码-异或moduleHC86(A,B,Y};input[4:1】A，B;output[4:1]Y;aJ;//异或endmod
10、ule//74HC86测试平台代码timescalelns/lnsmoduletest86();reg[4:l]a,b;wire[4:l]y;HC86u86(a,b,y);initiaIbegina=4*b0000;b=4'b0001;#10#1林#10a=4*bll11;b
