和弦铃声设计及MIDI音乐文件播放流程介绍.doc

和弦铃声设计及MIDI音乐文件播放流程介绍.doc

ID:27902296

大小:110.50 KB

页数:7页

时间:2018-12-06

和弦铃声设计及MIDI音乐文件播放流程介绍.doc_第1页
和弦铃声设计及MIDI音乐文件播放流程介绍.doc_第2页
和弦铃声设计及MIDI音乐文件播放流程介绍.doc_第3页
和弦铃声设计及MIDI音乐文件播放流程介绍.doc_第4页
和弦铃声设计及MIDI音乐文件播放流程介绍.doc_第5页
资源描述:

《和弦铃声设计及MIDI音乐文件播放流程介绍.doc》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、和弦铃声设计及MIDI音乐文件播放流程介绍1和弦铃声概述  和弦原来是乐理上的一个概念,指的是按照三度关系叠置起来的三个或三个以上的音的结合;而在音频器材的工业设计领域中,和弦指的是多个音源同时发音,也叫复音、多音(polyphony)。和弦铃声在手机中得到了广泛的应用,它的音色饱满圆润,立体感强,已经全面取代了以往的单音铃声。目前和弦铃声文件格式有多种,如MIDI、MMF、AMR、MP3、IMY等,其中MIDI是目前支持度最高的铃音文件格式,它的文件占用空间小,表现力强,几乎已经成为目前和弦铃声手机的

2、标准配置。  手机中的MIDI和弦音乐是通过内置高集成度的和弦芯片播放MIDI音乐文件来实现的。和弦芯片使用的声音合成和音色调用方式决定了铃声的播放效果。早期的FM(FrequencyModulaTIon)合成法将多个频率的单音组成复合音来模拟各种乐器的声音,产生的声音音色少、音质差。另一种是波形表(wavetable)合成法。这种方法是先把各种真正乐器的音乐录制下来再进行合成处理,音色好,音域广。根据波表产生方式的不同分为软件和弦和硬件和弦两种。软件和弦比硬件和弦节省系统开销,更容易集成到移动设备上。

3、  目前手机市场有多种和弦控制芯片,使用较多的有日本的Yamaha,我国台湾的华邦和旺宏、大陆的中星微和智多微。各个公司的和弦芯片都有自己的特点,其中智多微的C520能够支持民族乐器播放,所以选用C520作和弦音乐控制。2C520和弦芯片  C520是上海智多微电子有限公司的一款和弦芯片,专门用于为手机提供清脆逼真的音乐铃声和丰富游戏音效。该芯片集成了64和弦、16音色波表和21首中国民乐,具有3D立体声环绕增效的MIDI合成器、MIDIGM预置ROM、16位高性能音频数模转换器和2/4位ADPCM解码

4、器等功能。  2.1芯片特点  相对于市场上的其他手机和弦芯片,C520具有以下几个特点:  ①能够通过片上的音乐合成器对输入MIDI信号合成,或者通过ADPCM解调器对输入的ADPCM信号解调,然后通过内置的DAC输出波形。  ②集成了高质量的MIDIGM音色库,容量高达3Mb;提供GM音色库之外的民族乐器音色库,支持二胡、古筝、琵琶等20多种民族乐器;支持多音色和复音--最多同时支持16个音色和64复音。  ③具有多个功能端口,可支持手机振动驱动及LCD背光驱动,可用于播放音乐同步的PWM来控制七彩

5、灯。  ④与主控端的接口可以是并行接口或者串行接口;允许芯片工作于DAC输入模式,接受兼容通用串行DAC数据格式的输入数据;片内集成不同输入数据的FIFO;待机模式下典型工作电流小于50μA.  2.2功能单元  整个芯片由IOU(I/O接口单元)、SG(音乐合成器)、ADEC(ADPCM解调器)、TG(时钟模块)和ANALOG(逻辑)模块组成。  IOU完成与外部CPU的接口,控制内部的FIFO以及芯片其他功能接口;形成音乐的MIDI数据以及外部CPU对芯片的控制命令也是通过IOU中的寄存器送出。SG

6、模块从IOU的FIFO中取的MIDI数据,采用波表合成的方式合成音乐。ADEC接收经过压缩的PCM数据,根据相应的控制信号进行解码,将解码后的16位PCM码输出至SG的DSP单元。TG对输入时钟倍频以及产生内部时钟。ANALOG包括一个DAC和对DAC的输出信号进行低通滤波以及功率放大的AMP.C520芯片内部结构如图1所示。3应用  3.1典型电路  控制CPU选用三星公司的32位RISC芯片S3C4510B.该芯片是专为嵌入式以太网应用开发的,内核为arm7TDMI,支持高代码密度的THUMB指令集

7、,适用于对价格及功耗敏感的应用场合。    图1C520内部结构框图    图2典型应用电路  C520与S3C4510B可以是并行接口或者串行接口,但是并行接口比串行接口数据传输速度快,因此在本设计中采用并行接口。芯片应用电路如图2所示。  在这个电路中,C520的CS_N用S3C4510B的I/OP0进行控制。其实如果在片选信号线够用的情况下,可选择S3C4510B中ROM/SRAM/Flash片选信号Nrcs[5∶0]中的任何一根信号线,这样可以节省1根GPIO;同理,如果不想再控制C520复位,

8、可以将其复位信号与S3C4510B的复位线nRESET相连,这样S3C4510B与C520将在上电时同时复位;C520PD脚是低功耗状态控制引脚,“1”为正常工作状态,“0”为进入低功耗状态;C520IRQ脚为中断输出脚,其可连接S3C4510B的外部中断请求信号脚XINTREQ[0]。  3.2芯片初始化  C520的初始化工作非常简单,包括:  ①根据外部时钟设置PLL分频比。PLL分频比由寄存器CLOCK(read:10h/write

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。