基于CPLD的FPGA从并快速加载方案.doc

《基于CPLD的FPGA从并快速加载方案.doc》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、基于CPLD的FPGA从并快速加载方案　　现场可编程门阵列（FPGA）作为专用集成电路（ASIC）领域的一种半定制电路，可以根据设计的需要灵活实现各种接口或者总线的输出，在设备端的通信产品中已得到越来越广泛的使用。FPGA是基于静态随机存储器（SRAM）结构的，断电后程序丢失后的每次上电都需要重新加载程序。且随着FPGA规模的升级，加载程序的容量也越来越大，如Xilinx公司的Spartan-6系列中的6SLX150T，其加载容量最大可以达到4.125MB.在通信产品中，要求系统启动快，相应FPGA加载时间尽可能短，因此其加载方式是产品设计时必须要妥善解决的一个问

2、题。文章介绍了通过复杂可编程逻辑器件（CPLD）对FPGA加载方式的并行实现，满足通信系统的加载速度快、占用资源少的要求。　　1FPGA常用配置方式　　FPGA的配置数据通常存放在系统中的存储器件中，上电后控制器读取存储器中的bit文件并加载到FPGA中，配置方式有JTAG、从并、从串、主从4种，不同厂家叫法不同，但实现方式基本都是一样的。　　（1）边界扫描JTAG方式。单板调试阶段常用JTAG模式，该方式需要控制器，FPGA等芯片JTAG接口构成菊花链，且在该模式下，控制器其他功能不能使用。　　（2）从串方式。从串加载方式占用资源少，主要是和FPGA相连的I/O

3、接口较少，但是一个配置时钟只能传输一个bit数据，速度相对较低。　　（3）主从方式。该方式最主要的缺点是配套使用的FLASH存储器必须是FPGA厂家指定的型号，且这个FLASH容量不大，不能和控制器的FLASH共用，使用这种方式，单板上就会有两个FLASH，增加产品成本，因此该方案使用较少。　　（4）从并方式。即文章中探讨的FPGA加载方案。　　　　2从并加载方式的实现　　以Xilinx公司Spartan-6系列FPGA为例，与从并加载相关的管脚如表1所示。　　　　表1从并加载管脚名称　　由表1可以看出，从并加载接口占用的管脚资源是比较多的，即使加载数据总线使用8

4、位，也要14个管脚，CPU一般没有这么多通用输入/输出（GPIO）口，因此从并加载一般和CPLD配套使用。其加载流程如图1所示。　　　　图1SPARTAN-6从并加载流程