一步一步学ZedBoard Zynq(四)：基于AXI Lite 总线的从设备IP设计.doc

《一步一步学ZedBoard Zynq(四)：基于AXI Lite 总线的从设备IP设计.doc》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、一步一步学ZedBoardZynq(四)：基于AXILite总线的从设备IP设计　　本小节通过使用XPS中的定制IP向导(ipwiz)，为已经存在的ARMPS系统添加用户自定IP(CustomIP)，了解AXILiteIP基本结构，并掌握AXILiteIP的定制方法，为后续编写复杂AXIIP打下基础。同时本小节IP定制方法同样适用于MicroBlaze处理系统。　　本小节定制的是简单LED的IP，只有一个数据寄存器，向其写值就可以控制8个LED相应亮灭。　　硬件平台：DigilentZedBoard　

2、　开发环境：WindowsXP32bit　　软件：XPS14.2+SDK14.2　　一、创建ARMPS系统　　同前面几节一样，首先使用XPS创建ARMPS系统。需要注意的是，在选择外设时，同样不要添加任何外设　　二、定制AXIIP　　ARMPS系统创建结束后，就可以开始定制用户自定义IP。XPS提供了CreateorImportPeripheralWizward向导，使得用户自定义IP的创建变得非常简单。当然在熟悉了AXIIP核结构和代码编写规则后，可以直接编写自己的IP核而不使用向导。这里采用向导方

3、式。　　1、产生AXIIP外设模版　　Hardware->CreateorImportPeripheralWizward，启动向导　　　　欢迎界面　　　　选择从模板创建新外设　　　　默认是将外设直接包含到当前XPS工程中　　　　填入外设名。注意必须都是小写。这里我们建立的是my_axi_ip。下面是版本控制，可以根据需要修改。同时面板的最下方还提示了将创建名为my_axi_ip_v1_00_a的库(其实就是一个目录)，所有实现这个IP的HDL文件都在这个库中。　　　　接下来要选择外设总线的类型。AXI

4、4_Lite为最基本的AXI总线，用于简单处理，所有空间访问都是通过地址/寄存器方式访问，不支持突发；AXI4是标准AXI4总线标准，支持突然，支持高速；AXI4_Stream专门为数据流而设计。　　　　在IPIF(IP接口)配置，这里配置接口的一些属性，如是否是AXI主/从设备等。我们所定制的IP是一个从设备，因而不需要使用主设备接口。　　　　选择需啊哟的寄存器数量。因为我们只需要一个数据寄存器，这里选1。　　　　接下来就是IPIC(IP互联)，也就是IP的接口信号。以BUS2开头的信号，意味对IP

5、来说，这些信号是输入信号；同样IP2BUS意味着输出信号。　　这里一些信号做一些说明。　　　　BUS2IP_WrCE（WriteChipEnable，写使能）AcTIvehighchipenablebustotheuserlogic.ThesechipenablesareassertedonlyduringacTIvewritetransacTIonrequestswiththetargetaddressspaceandinconjuncTIonwiththecorrespondingsub-addr

6、esswithinthespace.Typicallyusedforuserlogicwritableregistersselection.　　BUS2IP_Data（WriteData，写数据）Writedatabustotheuserlogic.WritedataisacceptedbytheuserlogicduringawriteoperationbyassertionofthewriteacknowledgementsignalandtherisingedgeoftheBus2IP_Clk.

7、　　BUS2IP_BE（ByteEnable，字节使能）ByteEnablequalifiersfortherequestedreadorwriteoperationtotheuserlogic.AbitintheBus2IP_BEsetto‘1’indicatesthattheassociatedbytelanecontainsvaliddata.Forexample,ifBus2IP_BE=0011,thisindicatesthatbytelanes2and3containvaliddata.　

8、　IPBUS2_RdAck（ReadAcknowledgement，读反馈）Activehighreaddataqualifierprovidingthereadacknowledgementfromtheuserlogic.ReaddataontheIP2Bus_DatabusisdeemedvalidattherisingedgeoftheBus2IP_ClkandIP2Bus_RdAckassertedhighbytheuserlogic.　　接下