ddr2sdram控制器的数据通道设计

《ddr2sdram控制器的数据通道设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、DDR2SDRAM控制器的数据通道设计摘要：在DDR2SDRAM控制器的设计屮，川户端与DDR2存储器端之间数据通道的设计是捉岛数据传输率的关键，也记控制器设计屮的难点。本文TT先简单介绍了DDK2SDKAM控制器的整体结构，然后分析了DDK2存储器的读写时序过程，并提出丫双叫数据DQ与同步倍号DQS的相位关系要求，最坍在阐述丫数据通道要求实现的具体功能后H接使用Altera公司提供的TP核没计了一种髙速数据通道，并在吋序仿真后在硬件平台上通过了验证。关键词：DDR2SDRA.M控制器数据通道1P核；中图分类号：TP274+.2TN702文献标志码：A文章编号：T

2、heDesignofDDR2SDRAMControllerData-pathLvLiangWangHoujunFuZaiming(SchoolofAutomation,UniversityofElectronicScienceandTechnologyofChina，Chcngdu611731，China)abstract:InthedesignofDDR2SDRAMcontroller，thedesignofthedatachannelbetweenclientandDDR2memoryisthekeytoimprovethedatatransferrate，a

3、ndisthedifficultyinthedesignofcontroller.FirstlythispapersimplyintroducestheoverallstructureoftheDDR2SDRAMcontroller，thenanalysesthetimesequenceofDDR2memory,andputforwardtherequirementsaboutthetwo-waydataDQandsynchronizationsignalthephaserelationshipDQS•Finallyafterintroducethedatacha

4、nnelrequestedtorealizethespecificfunction，directlyusingtheIPcoreofferedbythecompanyofalteradesignahigh-speeddatachannels,andverifiedinsequentialsimulation.keywords:DDR2SDRAMcontrollerdatachannelIPcore；1引言随着现代科技的发展，存储器对现代数字化系统的性能莖关重要，⑻对越来越多的应川耑求，存储技术发展迅速，其屮DDR2存储器以其高速、人容M和高性价比等优点已经被应用在

5、多个领域。但在使用DDK2存储器时，用户端与存储器端之1川的数据传输血临两个M题：第一，数据DQ和步信号DQS的相位管理；第二，DDR2在系统吋钟的双沿都采集数裾，则存储器输出的数裾速率为用户端中数裾速率的两倍。在木文中采用IP核DQ模块和DQS模块设计了-•种数据通道,有效的解决了这两个14题。2DDR2SDRAM控制器的整体结构存储器控制器的主要功能是控制存储器输入/输出数裾，并对数裾进行必要的处理。控制器中6个模块构成：初始化模块、控制模块、命令产斗:模块、刷新请求模块、时钟模块，数据通道模块。初始化模块根据实际成用要求对DDR2存储器的工作模式和时序参数进

6、行设置；控制模块就足状态控制模块，根据系统的运行状态对存储器发出不同的状态控制命令；命令产生模块足控制器直接与存储器之间命令通信的模块。刷新谘求模块会每隔一定的时间段后发出一个刷新请求信号，对DDR2进行一次刷新操作。时钟产生模块提供全局系统时钟和利用锁相环PLL可以产生系统所需的其他时钟频率。数据通道模块为存储器端与用户端之间传递数据的一个通路，对读写的数据DQ和M步信号DQS进行处理「1］。2DDR2SDRAM的读写时序在对DDR2SDRAM进行读写操作时，首先发送激活命令，地址线上送岀耍求读写的行地址和bank地址，然后等待TRCD时闽P再发送读写命令，TK

7、CD足对DDK2发出激活命令与读写命令之间最小等待吋间。在发送读写命令时，地址线上同时送出要读写的列地址，这样就完成了一次读写过程。3.1DDR2SDRAM读操作时序DDR2SDRAM引入了PostedCAS功能，能将CAS信号提前到RAS信号后面的一个吋钟周期发送，可以有效解决DDR2SDRAM中指令冲突问题，提尚了存储器总线的利川率。这样读取潜伏期变为KL=AL+CL,AL为附加潜伏期，CL为读命令发出到输出第一个有效数据的时间。图1DDR2读操作吋序阁从读操作时序阁屮可以看出存储器在系统吋钟的上升沿和K降沿都侖数据DQ输岀，在输山数据的M时还伴随着一对差分数

8、裾同步信兮