测控技术与仪器 毕业论文范文——基于CPLD的多次重触发存储测试系统设计

测控技术与仪器 毕业论文范文——基于CPLD的多次重触发存储测试系统设计

ID:27588711

大小:732.50 KB

页数:42页

时间:2018-12-04

测控技术与仪器 毕业论文范文——基于CPLD的多次重触发存储测试系统设计_第1页
测控技术与仪器 毕业论文范文——基于CPLD的多次重触发存储测试系统设计_第2页
测控技术与仪器 毕业论文范文——基于CPLD的多次重触发存储测试系统设计_第3页
测控技术与仪器 毕业论文范文——基于CPLD的多次重触发存储测试系统设计_第4页
测控技术与仪器 毕业论文范文——基于CPLD的多次重触发存储测试系统设计_第5页
资源描述:

《测控技术与仪器 毕业论文范文——基于CPLD的多次重触发存储测试系统设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于CPLD的多次重触发存储测试系统设计摘要针对实况测试信号的不确定性,提出一种基于CPLD的多次重触发存储测试系统设计方案,以对变化很快的瞬态信号进行采样存储。对存储测试系统的内部电路部分展开研究,根据可编程逻辑器件的特点,深入分析被测信号的特点和测试要求,设计实现了一种基于CPLD的多次重触发存储测试系统。该系统体积小、功耗低,能够实时记录多次重触发信号,每次信号记录均有负延迟,读取出数据时,无需程序调整,即可准确复现记录波形。本文详细介绍了系统硬件设计以及CPLD内部控制原理,并对CPLD控制电

2、路进行了仿真和实物验证。该系统控制核心采用可编程逻辑器件的CPLD,通过VHDL的软件编程实现对信号的多次重触发且负延迟的存储测试技术。基于CPLD的多次重触发的测试系统,根据不同测试要求,可即时更新CPLD中的逻辑内容以适应各种测试条件。关键词:存储测试,CPLD,多次重触发,VHDL第42页共42页TheDesignofMultipleRe-triggerMemoryTestSystemBasedonCPLDAbstractBecauseoftheuncertaintyofthesignaltes

3、tedlively,thedesignprogramofmultiplere-triggermemorytestsystembasedonCPLDisputforwardtosamplestoragetherapidlychangingtransientsignals,studyontheinternalcircuitryofmemorytestsystem.Accordingtothecharacteristicsoftheprogrammablelogicdevices,in-depthanaly

4、sisthecharacteristicsofthemeasuredsignalandtherequirementsoftest,thesystemofaCPLD-basedmultiplere-triggerstoragetestisdesignedandimplemented.Thesystemissmallinsize,lowpowerconsumption,andcanrecordreal-timemultipleretriggersignal,eachsignalrecordingisneg

5、ativedelay.Youcanaccuratelyreproducethewaveformrecordwithouttheneedforproceduralchanges,whenyoureadoutthedata.ThepaperdescribesthehardwaredesignofthesystemandtheprincipleofinternalcontrolofCPLDindetail.AndcarryoutsimulationandphysicalverificationofCPLDc

6、ontrolcircuit.ThecontrolcenterofthesystemadopttheCPLDofprogrammablelogicdevices,fulfillthememorytestingtechnologyofretriggerandnegativedelaythroughVHDLsoftwareprogramming.Accordingtodifferenttestingrequirements,thetestingsystemofCPLD-basedmultiplere-tri

7、ggercanupdateimmediatelythelogiccontentofCPLDtoadapttoavarietyoftestconditions.Keywords:storagetest,CPLD,repeatedlyre-trigger,VHDL1绪论1.1存储测试的背景与研究意义1.1.1存储测试的背景存储测试是指在对被测对象无影响或影响在允许范围的条件下,在被测体内置入微型数据采集与存储测试仪,现场实时完成信息的快速采集与记忆,事后回收记录仪,由计算机处理和再现测试信息的一种动态测试

8、技术[1][2][3]。存储测试系统,就是一种基于数字化数据采集与存储测试技术、特种封装技术及结构设计技术的复合记录装置。实现动态参数存储测试技术的关键在于研制能够在被测环境内正常工作,对被测对象工作无影响或影响在允许范围内的数据采集与存储测试系统[3]。第42页共42页对作为与现代科学技术密切联系的存储测试技术,其思想源于通信技术领域的信息存储理论。随着现代信息技术的迅速发展,出现的大中规模存储器,使存储测试得以实现。目前存储测试技术已经在许多重大武器

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。