数字显示时钟电路的设计报告

《数字显示时钟电路的设计报告》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数字显示时钟电路的设计报告报告人：11003227姜小明同组：11003225储健一、课程设计目的：1．掌握逻辑门、计数器、译码器等数字集成电路的使用方法；用上述集成电路设计一个时钟电路。2．熟悉电路设计软件protel的使用方法；3．通过以上过程，学会独立完成简单数字系统的设计方法。二、实验电路原理：1．时基信号产生电路：实验所需时基信号通过自激振荡器产生，振荡电路频率为32768Hz。通过下图由TTL电路组成的晶体振荡器电路，产生秒脉冲初始信号（频率较高，后有分频电路作用），其中电容和电阻取适当的值，可使电路振荡频率接近32768Hz，CT1为调整电容，CT

2、2为耦合电容。最终由于晶振的原因，实际测得周期为26us左右,符合实验要求。2．分频电路：首先，我们选用CD4020、CD4040两块芯片实现分频到秒的信号输出（即1Hz）和分钟的进位信号。4020实现2的13次方分频，即输出4Hz的脉冲，再通过4040即可4分频输出秒的脉冲信号至小数点显示，同时高位计数产生1分钟的信号输出到下级计数器。然后，用2片74LS160和2片74LS161搭配组合，构成24和60进制的计数器，分别代表小时和分钟的个位及十位信号。原本计划用160做个位计数器，161十位计数，均采用异步计数。可是实验过程中发现，异步设计的情况下，若用16

3、0的进位信号直接输入到161时钟信号时，个位“9”的时候就有进位了。不符合设计，后来我们采用161为个位的芯片，计数到“10”时清零且进位。3．译码器及显示电路：译码器采用74LS48，同时作为共阴型数码管的驱动电路。如下图所示，分别为姨妈器和数码管显示电路（小数点需加限流电阻）。4．其它电路：消抖电路通过CD4098芯片的两个单稳态触发器实现2个开关按键的消抖作用，如下图所示，开关须接下拉电阻RS1，同时通过CS1、RS2的合理取值（100K、10uf），实现输出正脉冲的高电平时间大于毛刺的间隔，从而达到消抖的作用。三、PROTEL设计软件：此次实验运用pro

4、tel99se软件设计原理图，并生成网表文件，最终进行印制板的设计，通过手动布局，自动布线和人工布线结合的方法实现PCB的设计。四、设计任务及要求：用所提供元器件设计和制作一台数字显示时、分，秒用脉冲方式显示的时钟。其具备进行正常的时、分、秒计时功能，并能进行手动校时。软件用protel绘制出设计的电路原理图和印制板布线图，并分别打印输出。五、实验设备与器材：主要元器件：LED数码管×4、译码器74LS48×4计数器74LS161×2、74LS160×2、CD4020、CD4040各×1单稳态触发器CD4098、按键开关×2其他74LS0074LS1174LS2

5、174LS32各×1电阻：1K×1、5.1K×4、100K×2电容：10uF×2、3300uF、0.1uF各×1另有逻辑实验箱、示波器、稳压电源、万用表、计算机、打印机等。六、参考文献：1、《电路与数字逻辑设计实践》，王澄非，东南大学出版社，1999年2、《计算机结构与逻辑设计》，黄正瑾，高等教育出版社，2001年七、实验小结及感想：这次实验，我们设计的电路较为简单，特别是在分钟和小时的调节方面，采取的方法是逻辑电路控制的方法。本来打算用用触发器，设计成几个状态，将脉冲信号转化为电平信号。实验过程我们发现，简单的门电路存在一些天生的缺陷，特别是冒险现象，有时时钟

6、会发生“卡”的现象，不太稳定。参照其他同学使用的触发器的方法，我们有待改进。由于大二时，数字电路实验已模拟过时钟的工作，所以设计较为顺利。电路也没有出现大的故障。最大的麻烦出现在消抖电路那一块，由于网上下载的电路存在错误，电容接在15、16脚（实际接在13和14脚间）直接导致我们电路出现问题，仔细排查了各种原因后终于找到了这个错误。以后注意找资料不能只找一个。实际操作过程中也有不少收获，示波器是个很好的帮手，通过波形的各种参数便可迅速判断电路的情况。我们还遇到芯片工作不正常或插得较松导致不良影响的情况，万用表检验静态电路，经过分析可以得到原因。和储健的合作非常愉

7、快，他做事细心，考虑全面，很多地方值得我去学习。我想这是这次课程设计最大的收获。最后，感谢夏老师对我们指导！11003229姜小明2006-9-19