IBM开发具辨识能力的类似人脑芯片—SyNAPSE.doc

IBM开发具辨识能力的类似人脑芯片—SyNAPSE.doc

ID:27492864

大小:25.00 KB

页数:4页

时间:2018-12-04

IBM开发具辨识能力的类似人脑芯片—SyNAPSE.doc_第1页
IBM开发具辨识能力的类似人脑芯片—SyNAPSE.doc_第2页
IBM开发具辨识能力的类似人脑芯片—SyNAPSE.doc_第3页
IBM开发具辨识能力的类似人脑芯片—SyNAPSE.doc_第4页
资源描述:

《IBM开发具辨识能力的类似人脑芯片—SyNAPSE.doc》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、IBM开发具辨识能力的类似人脑芯片—SyNAPSE  IBM的SyNAPSE晶片拥有1百万个人工神经元(类脑细胞)和2.56亿个突触(储存单元),以及4,096个称为「神经突触」(neurosynapTIc)的处理核心执行作业,并整合记忆体、运算、通讯,以及以一种非同步事件驱动、平行与容错的方式作业。  「这款处理器整合了54亿个电晶体,可说是IBM有史以来最大的晶片,而且,据我们所知是至今全世界最大型的晶片,但功耗仅70mW,」Modha说。  为了衡量这一庞大的晶片的性能,IBM发明了一种新的度量

2、标准——每秒突触运算(synapTIcoperaTIonsperIBM开发具辨识能力的类似人脑芯片—SyNAPSE  IBM的SyNAPSE晶片拥有1百万个人工神经元(类脑细胞)和2.56亿个突触(储存单元),以及4,096个称为「神经突触」(neurosynapTIc)的处理核心执行作业,并整合记忆体、运算、通讯,以及以一种非同步事件驱动、平行与容错的方式作业。  「这款处理器整合了54亿个电晶体,可说是IBM有史以来最大的晶片,而且,据我们所知是至今全世界最大型的晶片,但功耗仅70mW,」Modh

3、a说。  为了衡量这一庞大的晶片的性能,IBM发明了一种新的度量标准——每秒突触运算(synapTIcoperaTIonspersecond;SOPS),以取代每秒浮点运算(FLOPS)性能。  「该晶片可提供每瓦460亿的SOPS,这款相当于一张邮票大小的超级电脑重量却轻如羽毛,所需的电源也仅约一款助听器的用量,」Modha说,「它可作为监控感测器、行动装置、执行云端服务以及超级运算的理想应用。」    该架构每平方公分消耗20mW功耗,比当今微处理器所需的功率更低5,000倍以上。该晶片架构基于先

4、前在每个neurosynapTIc核心中内含256个神经元的上一代晶片。而在这款第二代晶片中,IBM不仅为其缩减了15倍的晶片面积、功耗降低100倍,同时还为每个晶片增加至4096个核心。  该核心由晶片上网状网路以及相邻晶片间直接连结的方式进行连结。各晶片之间无缝地彼此连接,以期形成未来neurosynaptic超级电脑的基础。此外,为了证明其可扩展性,IBM并展示了一款16晶片的系统,可将晶片架构扩展至1,600万个可编程的神经元以及40亿个可编程的突触,其终极目标在于达到人脑神经系统所需的100

5、兆或更多个突触。  「我们认为,这款晶片为这款具有全新架构、无与伦比的规模、速度、功效和可扩展性的neurosynaptic电脑,建立了一个全新的里程碑,」Modha说。  该晶片(左)布局是由64x64个神经突触核心阵列组成,每个核心(右)内含256颗神经元以及65,536个突触,以实现密集运算、储存与通讯。  IBM表示,经由整合处理、储存与通讯,目前已能消除令人生畏的vonNeumann瓶颈––迫使传统微处理器求助于多层次功耗快取。而且,由于所有的核心以平行方式执行,不必再以GHz级的功耗作业。

6、事实上,1kHz晶片时脉可用于离散神经元动态。而藉由在整个晶片上平均分散核心,使该架构具备容错能力;任何核心错误都不至于影响运算结果。    该晶片采用三星(Samsung)的28nm制程制造,以实现高密度的晶片记忆体与低泄漏电晶体性能。Modha表示该晶片第一次上电就能完美的运作。  Modha的公司目前正忙于开发一款新的模拟器、新的编程语言、新的编程环境、新的工具库、新的演算法以及新的教学课程,旨在创造一个全球化的应用生态系统。透过将运算元件移动至更接近感测器以及整合不同类型的感测器,研究人员们希

7、望能够打造出具有更佳配备的neurosynaptic电脑,以便有效处理即时数据串流的多种意义。  「我们开始与大学以及业界合作夥伴共同讨论各种相关应用,例如在相机上内建物件辨识功能,或利用多感测器融合来实现听觉处理,」Modha说,「而在汽车和医疗设备中,可以采用收集的方式来处理资料,或者是能完全意识环境变化的智慧型手机等应用。」    IBM并致力于研究晶片可适应现实世界变化的学习能力。该公司计划利用在记忆体密度方面的CMOS进展、3D整合以及新的感测器技术,以实现更低功耗、更紧密的封装以及更快的速

8、度。  这项研究计划经费约5,300万美元,分为四个阶段进行,并由DARPA提供赞助。该计划还将探索可在未来五年内实现商用化的可能性。

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。