硕士论文范文——CMOS 65nm工艺下低功耗单元库设计

硕士论文范文——CMOS 65nm工艺下低功耗单元库设计

ID:27294223

大小:12.17 MB

页数:88页

时间:2018-12-02

硕士论文范文——CMOS 65nm工艺下低功耗单元库设计_第1页
硕士论文范文——CMOS 65nm工艺下低功耗单元库设计_第2页
硕士论文范文——CMOS 65nm工艺下低功耗单元库设计_第3页
硕士论文范文——CMOS 65nm工艺下低功耗单元库设计_第4页
硕士论文范文——CMOS 65nm工艺下低功耗单元库设计_第5页
资源描述:

《硕士论文范文——CMOS 65nm工艺下低功耗单元库设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、学校代码:分类号:密级:UDC:学号:CMOS65nm工艺下低功耗单元库设计研究生姓名:导师姓名:申请学位类别工学硕士学位授予单位东南大学一级学科名称电子科学与技术论文答辩日期二级学科名称集成电路设计学位授予日期答辩委员会主席评阅人年月硕士学位论文CMOS65nm工艺下低功耗单元库设计专业名称:集成电路设计研究生姓名:导师姓名:摘要摘要为满足芯片设计的低功耗需求,业界形成了从系统级、逻辑设计级到标准单元库的多层次低功耗设计方案。采用低功耗单元库可以有效降低系统芯片(Systemonchip,SoC)的功耗。本文对工艺厂商提供的标准单元库中的部分单元的电路结构进行低功耗优化来设计一

2、个低功耗标准单元库。本文首先对一款典型的SoC芯片进行功耗分析,根据各类单元在芯片总功耗中的比重,确定进行低功耗优化的单元,共6种单元,包括异步复位触发器、带扫描端的异步复位触发器以及它们的单Q端输出单元、三输入与门和三输入或门。对组合逻辑单元本文采用基于传输门的低功耗电路结构,通过帕累托多目标优化的方法对其电路结构中的MOS管参数进行设计。对时序逻辑单元本文采用经改进的ACFF5HD触发器电路结构。为了丰富单元的驱动能力,本文对所有低功耗单元进行多驱动能力设计,包括V0、V1、V2和V4四种驱动能力。在进行版图设计后,本文进行了单元信息库、抽象视图以及Verilog模型的设计。

3、本文在SMIC65nmLL(LowLeakage)工艺下完成了以上低功耗标准单元及其单元库的设计,并应用于两个验证电路中,得到相比采用SMIC单元库时电路的功耗收益。(1)应用于时序基准测试电路集(ISCAS89)中的五个电路中,在5%~15%的数据翻转率下,得到33.57%~67.35%的功耗收益,数据翻转率越低功耗收益越高。(2)应用在AES加密电路中,进行最高精度的HSIM仿真,其功耗收益在11.7%~13.0%之间。关键词:低功耗,标准单元库,帕累托多目标优化,触发器,HSIM仿真IAbstractAbstractTomeetthelow-powerneedofchipd

4、esign,multi-levelsoflow-powerdesignsolutionsareusedfromsystemlevel,logicdesigntostandardcelllibrary.ItisaneffectivemethodtoreducepowerconsumptionoftheSoC(SystemonChip)byusinglow-powerstandardcelllibrary.Inthisthesis,alow-powerstandardcelllibraryisdesignedbyoptimizingstructuresofseveralcells.F

5、irstly,poweranalysisismadeonatypicalSoCchip.Byanalyzingthepowerconsumptiondistributionofvariousstandardcells,sixtypesofcellsareselectedasthelowpoweroptimizationobjects,includingDflip-flopwithasynchronousresetpin,scanDfilp-flopwithasynchronousresetpinandtheirsingleoutputinstances,three-inputsA

6、NDgateandthree-inputsORgate.Secondly,forthedesignofthecombinationallogiccells,anoveltransmission-gate-based(TG-based)ANDandORgatesareadoptedwhichhavenewstructuresandlowerpowerconsumption.Meanwhile,Paretomulti-objectiveoptimizationmethodisusedtochooseabettersetofsizeparametersofthetransistor.A

7、stothedesignoftheflip-flop,thelowpowerACFF5HDcircuitstructureisselected.Thenallofthelowpowercellshavebeendesignedforfulldrivingstrengths,includingV0,V1,V2,V4.Thecelllibrary,framviewandverilogmodelarebuilded,afterthelayoutdesign.Allthelowpower

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。