存储器和可编程逻辑器

《存储器和可编程逻辑器》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第22章存储器和可编程逻辑器件22.1只读存储器22.2随机存取存储器22.3可编程逻辑器件本章要求1.了解ROM,RAM,PROM,EPROM和ROM的结构和工作原理及功能的区别；第22章存储器和可编程逻辑器件2.了解常用可编程逻辑器件在实际中的应用；3.会用可编程逻辑器件构成简单的逻辑函数半导体存储器分类：按功能只读存储器（ROM）随机存取存储器（RAM）按元件双极型存储器:速度快，功耗大。MOS型存储器：速度较慢，功耗小，集成度高。22.1只读存储器22.1.1ROM的结构框图只读存储器（ROM），它存储的信息是固定不变的。工作时，

2、只能读出信息，不能随时写入信息。图22.1.1ROM的结构框图存储输出读出电路存储矩阵地址译码器N×M位线（数据线）字线（选择线）地址输入AN-1A1A0......W0W1WnN-1DM-1D0D1......表示存储容量1.存储矩阵：由存储单元构成，一个存储单元存储一位二进制数码“1”或“0”。存储器是以字为单位进行存储的。图22.1.1中有N×M个存储单元。2.地址译码器：为了存取的方便，给每组存储单元以确定的标号，这个标号称为地址。图22.1.1中，W0~WN-1称为字单元的地址选择线，简称字线；地址译码器根据输入的代码从W0~W

3、N-1条字线中选择一条字线，确定与地址代码相对应的一组存储单元位置。被选中的一组存储单元中的各位数码经位线D0~DM-1传送到数据输出端。ROM主要结构存储矩阵地址译码器22.1.2ROM的工作原理图22.1.2二极管ROM电路11A0A1字线位线读出电路地址译码器存储矩阵存储输出地址输入W0W1W2W3D0D1D2D3A1A0+UA0A1存“1”存“0”(1)存储矩阵22.1.2ROM的工作原理1.二极管构成的ROM的工作原理图中的存储矩阵有四条字线和四条位线。共有十六个交叉点，每个交叉点都可看作一个存储单元。交叉点处接有二极管时,相当

4、于存“1”；交叉点处没有接二极管时，相当于存“0”；如：字线W0与位线有四个交叉点,其中与位线D0和D2交叉处接有二极管。当选中W0(为高电平)字线时，两个二极管导通，使位线D0和D2为“1”,这相当于接有二极管的交叉点存“1”。22.1.2ROM的工作原理交叉点处没有接二极管处，相当于存“0”；位线D1和D3为“0”,这相当于没接有二极管的交叉点存“0”。ROM的特点：存储单元存“0”还是存“1”是在设计和制造时已确定，不能改变；而且存入信息后，即使断开电源，所存信息也不会消失，所以ROM也称固定存储器。(2)地址译码器图中是一个二极管

5、译码器，两位地址代码A1A0可指定四个不同的地址。22.1.2ROM的工作原理四个地址的逻辑式分别为：地址译码器特点：(1)N取一译码：即N条字线中，每次只能选中一条字线。图示电路为四选一译码。(2)最小项译码：n个地址输入变量A0~An最小项的数目为N=2n。图示电路最小项为四个。地址译码器是一个“与”逻辑阵列22.1.2ROM的工作原理表22.1.1最小项译码和N选一译码地址码A0A100011011最小项及编号N选一译码存储内容W0W1W2W3D0D1D2D3m0m1m2m300010101001010110100010010001

6、110从图22.1.2中可看出：地址译码器是一个“与”逻辑阵列22.1.3ROM的阵列图存储矩阵是一个“或”逻辑阵列W3=A1A0m3m2W2=A1A0m1W1=A1A0m0W0=A1A0A0A1地址译码器D3D2D1D0图22.1.3简化的ROM存储矩阵阵列图有二极管无二极管2.双极型晶体管和MOS场效应管构成的存储矩阵图22.1.4双极型存储矩阵存“1”存“0”D3D2D1D0W2W1W0+UDDW32.双极型晶体管和MOS场效应管构成的存储矩阵“1”“0”“0”“0”选中1101D3D2D1D0W2W1W0+UDDW3导通1D31D

7、21D11D0W0W1W2W3负载管+UDD图22.1.5MOS型存储矩阵“1”“0”“0”“0”选中00101101导通1.ROM构成的全加器22.1.4ROM的应用举例在数字系统中ROM的应用十分广泛，如组合逻辑、波形变换、字符产生以及计算机的数据和程序存储等。输入变量A——加数B——加数C0——低位进位数输出变量S——本位和C0——向高位进位数22.1.4ROM的应用举例ABC0十进制最小项被选中字线最小项编号位线SC00000101001110010111011101234567ABC0ABC0ABAC0AC0BC0BC0ABBC

8、0AC0BAW0=1W1=1W2=1W3=1W4=1W5=1W6=1W7=1m0m1m2m3m4m5m6m70010100110010111表22.1.2全加器逻辑状态及三变量最小项编码根据表