存储器与可编程逻辑器

《存储器与可编程逻辑器》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、第16章存储器与可编程逻辑器件例16．1试用如图16．1所示的8×4位ROM实现一个排队组合电路。电路的功能是输入信号A，B，C，通过排队电路后分别由Yl，Y2，Y3输出。但在同一时刻只能有一个信号通过，如果同时有两个或两个以上的信号输入时，则按A，B，C的优先顺序通过。解本例给出的是一个8×4位ROM，该ROM的存储体可存储8个4位的二进制代码，并用来实现一个3路输入信号A，B，C的排队电路，要求画出对应的ROM存储矩阵图。依照题意分析列出排队电路的真值表，如表16．1所示。6利用3个输入信号作为地址译码器的输入代码，对应于3个输出端的逻辑取值作为存储的内容，并设4条

2、位线分别为D3=YA，，D2=YB，D1＝YC，D0＝0，画出的ROM存储矩阵如图16．2所示。例16．2试用ROM设计一个乘法器实现两个二位二进制数相乘,画出ROM电路的与或逻辑阵列。X1X0Y1Y0Z3Z2Z1Z000000001001000110100010101100111100010011010101111001101111011110000000000000000000000010010001100000010010001100000001101101001解：设两个二位二进制数分别为：二位二进制数的乘积(输出)最大为四位，设乘积为：依照所要求的电路功能，列

3、出电路真值表如表16．2所示；利用ROM实现的乘法器的与或阵列图如图16．3所示。A1B1C1D1³&Y1Y2Y3Y4例16．3图16.4所示为已编程的PLA阵列图。说明其实现的逻辑功能。解由图16.4.可知，此PLA所实现的逻辑函数为6由上述逻辑式可知，此PLA实现了四位二进制码到循环码的转换。例16．4用PLA实现8421BCD同步计数器及七段显示译码电路。解(1)设计8421BCD同步计数器。8421BCD同步计数器状态转换表如表16．3所示，根据同步时序电路的设计方法求出所用4个D触发器的激励函数：(2)设计8421BCD七段显示译码电路。8421BCD七段显示

4、译码电路的真值表如表16．4所示。表中输出0表示该段亮；1表示该段灭，通过各段卡诺图化简得：6由于DCBA表示8421BCD同步计数器的输出，所以令DCBA＝Q4Q3Q2Q1，上式可改写为：6(3)根据设计结果画出PLA阵列图。根据各级触发器的激励函数及七段译码输出方程，可作出PLA阵列图，如图16．5所示。例16．5试用PLA及D触发器实现如图16．6所示4位移位寄存器电路，并画出PLA阵列图。解本题是给定逻辑电路的原型，求用PLA构成具有相同逻辑功能的电路。实际上是要求用PLA实现原电路中的组合逻辑部分，并与触发器构成完整的时序逻辑电路。依照题意，由图16．6所示电

5、路可得：当M＝0时，并行输入数据信号ABCD。当M＝1时，左移位操作。现以寄存器功能选择信号M，并行输入数据信号A，B，C，D及触发器状态信号Q4，Q3，Q2，Ql作为PLA的输入构成其与阵列；并以各触发器的激励函数作为PLA的输出构成其或阵列，再与各触发器相连接，即可作出PLA的阵列图如图16．7所示。66