延长摩尔定律的微处理芯片新原理、新结构与新方法研究

《延长摩尔定律的微处理芯片新原理、新结构与新方法研究》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、项目名称：延长摩尔定律的微处理芯片新原理、新结构与新方法研究首席科学家：李国杰中国科学院计算技术研究所唐志敏中国科学院计算技术研究所起止年限：2005-12-1依托部门：中国科学院一、研究内容技术和应用两个方面对未来的高性能处理芯片提出的要求可以概括为“两高两低”，即高效能、高可靠、低功耗、低成本。为了达到这样的目标，需要解决下列关键科学问题：1.信息处理效率与信息处理系统的复杂度之间有什么样的关系？改进处理芯片体系结构和相应软件系统的工作一直具有试探性和盲目性，缺乏有效的指导依据，导致尽管软硬件的复杂度都大大增加了，却没有带来与此相称的性能和功能回报

2、。图灵机作为一种公认的计算模型，只界定了哪些问题是可计算的，它并不关心计算的效率；基于与冯结构对应的RAM模型，已发展了较完备的关于计算的时间和空间复杂性分析理论，虽能有效地指导算法的设计，却不能有效地指导信息处理系统体系结构的设计。在结构设计方面，目前沿用的指导性原则只有1969年发表的Amdahl定律（它指出应该加快系统中使用频率最高的那些部件），以及在此基础上形成的基于工作负荷的定量分析方法（当面向多种负荷时，往往用几何平均进行折衷）。这是远远不够的，尤其是当评价一个处理芯片或系统的指标已经从单一的“高性能”转向多方面的“高效能”的时候（后者除了

3、包含针对多种应用的“高性能”特点外，还包括高可靠、低能耗、易使用、低成本等因素）。所以，应当探索新的原理，来指导体系结构设计，避免与效率脱节的复杂性，就像卡诺定理为热机的设计提供了明确的指导一样。按照传统的高性能处理芯片的设计方法，为了满足多种应用的需要，往往把功能设计得面面俱到，许多逻辑忙碌地工作却不产生积极的效果，导致很高的成本和功耗。为此，需要在新原理的指导下，研究创新的高效能处理芯片体系结构，使芯片的结构能够按照应用的要求进行自组织，以有效地利用片上的晶体管资源，动态适应不同的应用需求，从而达到降低成本和功耗的目的。2.信息处理效率与信息处理过

4、程需要消耗的能量之间有什么样的关系？总体上看，目前我们采用的信息处理过程是一个不确定性逐步减少的过程，即一个熵不断减少的过程，因此肯定是要消耗能量的。但这个能量的下界是很低的（冯·诺意曼曾指出，一个基本二进位操作需要消耗的最少能量是kTln2，其中k是波尔兹曼常数，T是绝对温度，在室温下这相当于3´10-21焦尔）。目前的处理芯片在消耗能量方面远远超过这个下界，其本质原因在什么地方，这是一个非常值得研究的问题。是不是信息处理的效率越高，所需要消耗的能量就越多？如果是这样，处理效率与能量消耗之间有什么联系？如果能找到这些问题的答案，那么对芯片的低功耗设计

5、会有巨大的推动。因为耗散热能的本质原因是由于现在普遍采用的信息处理过程是不可逆的，所以多年来理论界一直有人在可逆计算机方面做工作，他们建议构造基于可逆逻辑的信息处理系统（因为逻辑运算是可逆的，所以信息量不会因为逻辑操作而减少，从而理论上可以不损耗能量）。可逆计算虽然因其巨大的时间和空间开销，短期内并不现实，但却给了我们一定的启示，让我们去探索逐步逼近理论下界的低能耗电路结构和体系结构。3.在数十亿元件组成的芯片上如何构造稳定可靠、性能可预测的系统？随着摩尔定律的延续，芯片特征尺寸进一步按比例缩小，在单芯片上集成数十亿元件（晶体管）已成为可能。与此同时，

6、由制造过程中工艺参数的涨落或内部原子级效应引起的器件参数离散性不断增加；越来越薄的栅氧化层导致因隧穿而影响可靠性的机率不断增加；越来越多的片内存储器（单个存储单元的尺寸越来越小）给单粒子效应等因素导致的软失效提供了越来越多的机会；芯片供电电压的不断降低和漏电流的不断增加，使传统的可靠性筛选方法（如动态老化、Iddq测量、施加过压应力等）越来越难以实施；等等。随着缺陷密度增加，芯片的成品率不断下降、芯片的失效速率不断攀升，使芯片的高可靠性设计成为延长硅集成电路摩尔定律最迫切的需求之一。传统的考虑故障容忍的容错方法成本较高，且其有效性受到失效速率上升的严重

7、影响。必须研究使电路和系统从故障中自动恢复的新原理，从缺陷容忍、故障容忍和差错容忍等三个层次上研究支持芯片高可靠设计的新结构、新方法，从而提高芯片成品率，降低成本，构造稳定可靠、性能可预测的系统。围绕上述科学问题，拟重点研究下列几个方面的内容：（一）可扩展、可重构片上并行体系结构摩尔定律描述了集成电路芯片上晶体管数量呈指数增长（18-24个月翻一番）的趋势。按照半导体工业界的预测，这种趋势至少在未来的15年内还会继续保持。片上晶体管数的如此快速增长，给处理芯片（乃至计算机）体系结构带来了严重的问题（当然也带来了新的机遇）。问题来源于目前高性能处理器中普

8、遍采用的依靠不断提高时钟频率并努力开发单线程内的指令级并行性来提高性能的设计方法。为了提高时钟