基于verilog-hdl的表决器的设计

《基于verilog-hdl的表决器的设计》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、学生课程实验报告书12级电通系通信工程专业03班学号312890姓名2014--2015学年第2学期实验项目：基于VerilogHDL的表决器的设计实验时间：2015.6.07实验目的：1、熟悉VerilogHDL的编程。2、熟悉七人表决器的工作原理。3、进一步了解实验系统的硬件结构。实验原理：所谓表决器就是对于一个行为，由多个人投票，如果同意的票数过半，就认为此行为可行；否则如果否决的票数过半，则认为此行为无效。七人表决器顾名思义就是由七个人来投票，当同意的票数大于或者等于4时，则认为同意；反之，当否决的票数大于或者等于4时，则认为不同意。实验中用7个

2、按键开关来表示七个人，当对应的按键开关输入为‘1’时，表示此人同意；否则若按键开关输入为‘0’，则表示此人反对。表决的结果用一个LED表示，若表决的结果为同意，则LED被点亮；否则，如果表决的结果为反对，则LED不会被点亮。同时，数码管上显示通过的票数。实验内容：本实验就是利用实验系统中的按键开关模块和LED模块以及数码管模块来实现一个简单的七人表决器的功能。按键开关模块中的键1～键7表示七个人，当按键开关输入为‘1’时，表示对应的人投同意票，否则当按键开关输入为‘0’时，表示对应的人投反对票；LED模块中D1表示七人表决的结果，当LED1点亮时，表示此

3、行为通过表决；否则当LED1熄灭时，表示此行为未通过表决。同时通过的票数在数码管上显示出来。实验步骤：原理图步骤与实验一相同模式选择键”：按动该键能使实验板产生12种不同的实验电路结构。本次实验的模式选择到“5”（红色数码管上显示）。用下载电缆通过JTAG口将对应的sof文件加载到FPGA中。观察实验结果是否与自己的编程思想一致端口名使用模块信号对应FPGA管脚说明K1键11七位投票人的表决器K2键22K3键33K4键44K5键55K6键66K7键77m_ResultLED模块D111表决结果亮为通过LEDAG0数码管模块139表决通过的票数LEDAG1

4、数码管模块140LEDAG2数码管模块141LEDAG3数码管模块142表表6-1端口管脚分配表实验现象与结果当设计文件加载到目标器件后，按实验系统中按键开关模块的键1-键7七位按键开关，如果按键开关的值为“1”（即按键开关的开关置于上端，表示此人通过表决）的个数大于或等于四时LED模块的D1被点亮，否则D1不被点亮。同时数码管上显示通过表决的人数。实验程序：moduledee5(K,m_Result,LEDAG);input[7:1]K;outputm_Result;output[3:0]LEDAG;integeri;regm_Result;reg[3

5、:0]LEDAG;reg[2:0]sum;always@(K)beginsum=0;LEDAG=0;for(i=1;i<=7;i=i+1)if(K[i])sum=sum+1;if(sum>=4)beginm_Result=1;if(sum==4)LEDAG=4'b0100;if(sum==5)LEDAG=4'b0101;if(sum==6)LEDAG=4'b0110;if(sum==7)LEDAG=4'b0111;endelsem_Result=0;beginif(！sum)LEDAG=4'b0000;if(sum)LEDAG=4'b0001;if(su

6、m==2)LEDAG=4'b0010;if(sum==3)LEDAG=4'b0011;endendendmodule表决器的仿真波形图：实验现象：当输入大于4个1的时候数码管会显示相应数字，同时LED灯会亮，当输入3个或一下1时，LED灯不亮。心得体会：通过这次实验是我了解了7人表决器的工作原理，运用老师上课的笔记，轻松的做出了相应的程序。同时，能更加灵活的运用EDA软件了。指导教师评语：实验成绩_______________指导教师_______________