《其它dsp设计库》ppt课件2

《《其它dsp设计库》ppt课件2》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第14章其它DSP设计库14.1总线控制库14.2复数信号库14.3Gates库14.4状态机函数库14.5Storage库14.1总线控制库14.1.1AltBus模块AltBus模块可以将浮点Simulink总线变成定点类型的总线。可以将AltBus插进一个数据或I/O口通道，从而产生输入和输出端口。当把一个信号变为定点类型时，必须设定其位宽。确定特定的位宽，可以通过多种方式来实现，如对结果进行截位、补位或含低位的方法实现。如果选择含低位或补位的方法，就必须在电路中插入合适的逻辑电路，这都是AltBus模块的工作。

2、表14-1是AltBus模块的参数设定表。表14-1AltBus模块的参数说明名称数值和选项说明NodeTypeInternalNode,InputPortOutputPort,ConstantBlackBoxInput，BlackBoxOutput设定信号节点的类型BustypeSignedIntegerSignedFractionalUnsignedInteger或SingleBit选择总线的数据格式[numberofbits].[]1～51设定小数点左边的位数，包括符号位。此参数不适用于1位的总线[].[numb

3、erofbits]0～51设定小数点右边的位数。此参数只适用于有符号小数总线SaturateOn或Off如果选择“On”，当输出大于有待表达的最大的正值或负值，则该输出即扩位到此最大的正值或负值。若此选项取为“Off”，则最高位MSB被截去。此选项对输入端口或常数节点类型是无效的名称数值和选项说明RoundOn或Off若此项选择“On”，则输出略去了所有高位的0位；若选为“Off”，则最低位LSB被截去。此选项不适用于输入和常数类型BypassBusFormatOn或Off此项为“On”时表示在Simulink中使用浮

4、点数进行仿真ConstantValueDouble表示用设定的总线参数规范常数在Simulink设计中，以下模式可使用AltBus模块：(1)AltBusInputPort&OutputPortModes；(2)AltBusInternalNodeMode；(3)AltBusBlackBoxInputOutputMode；(4)AltBusConstantMode。下面将对这些模式分别给予说明。1.AltBus输入/输出端口模式输入端口和输出端口模式(AltBusInputPort&OutputPortModes)主要

5、用于定义硬件实现的接口，以及将浮点Simulink信号(来自基本Simulink模块)转化成有符号二进制小数类型(用于为DSPBuilder模块提供数据)。表14-2和图14-1显示了浮点数(4/3=1.333)是如何转变成有3个不同小数点位置的SBF格式的数据的。表14-2浮点数与SBF格式数据的转换总线下标输入SimulinkVHDL[4].[1]4/31.002.00[2].[3]4/31.2510.00[1].[4]4/3-0.6875-11.002.AltBus内部节点模式AltBus内部节点模式(AltBu

6、sInternalNodeMode)用来将一种SBF格式的Simulink信号转变成另一种格式的信号，或用来定义内部节点的总线宽度。这种内部节点可以在硬件中实现。图14-2给出了内部节点模式以及输入端口模式的AltBus的用法。在此例中，具有([10].[10])SBF格式的20位总线被转变成了具有([2].[2])SBF格式的4位总线。在VHDL中，这种算法操作导致从20位总线(AltBus(19DOWNTO0))截为4位总线(AltBus(3DOWNTO0))，即AltBus(3DOWNTO0)<=AltBus(1

7、1DOWNTO8)图14-1AltBus模块应用示例图14-2内部节点模式实例3.AltBus黑盒子输入/输出模式AltBus黑盒子输入/输出模式(AltBusBlackBoxInputOutputMode)是用来进行层次化设计的。如果不希望SignalCompiler将子层次的设计转化为VHDL语言，而只是在VHDL中以顶层文件出现，就可以使用此模式。因此，当Simulink设计中具有不同的VHDL模块是十分有用的，这时应注意，VHDL模块的端口引脚名必须与Simulink模块中的引脚名相一致。图14-3对Black

8、BoxInputOutput模式作了说明。4.AltBus常数模式当一个总线或一个位线设置成一个常数值时就可以使用这种模式(AltBusConstantMode)。SignalCompiler将这种常数值转化成VHDL中的STD_LOGIC或STD_LOGIC_VECTOR。在综合中，综合器会大大降低有常数信号输入的逻辑电路的资源