欢迎来到天天文库
浏览记录
ID:26796564
大小:81.00 KB
页数:4页
时间:2018-11-29
《中州科技大学教学计画书》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、中州科技大學教學計畫書(100學年度第2學期)科目名稱:硬體描述語言學制:□日間部■進修部□進修專校□研究所■四技□二技□二專系別:資工系班級:3,4年甲班授課教師:余文俊中華民國100年11月28日4教學計畫書內容說明:以下表格可依內容自行延伸,但至多以五頁為限。紙張大小:A4、字體大小:12、行距:單行間距、字元間距:標準、邊界:2.5公分、中文字型:標楷體、英文字型:TimesNewRoman。壹、課程基本資料課程名稱:中文硬體描述語言英文HardwareDescriptionLanguage必、選修必學
2、分數3節數/週3開課系所資工系授課教師余文俊開課起迄101/2/1~101/7/31貳、教學目標使學生了解Verilog之語法及VHDL之語法,並以Verilog/VHDL產生實際電路,經過波型及功能驗證後,完成基本數位電路設計,進而了解CPU設計。參、適合修讀對象工學院學生肆、上課方式Ppt教學例題實作伍、師生互動討論討論方式包括(officehours,e-mail信箱,對應窗口等)officehours:6-8(三);8(四)e-mail:yu@dragon.ccut.edu.tw陸、成績評量方式期中考(
3、MidTermExam)30%期末考(FinalTermExam)40%平時考核(GeneralEvaluation)30%4柒、教學大綱教學大綱大綱內容Outline1.概論2.運用VHDL作邏輯設計概念3.VHDL基本概念概念4.模型5.邏輯合成6.驗證與模擬1.Introduction2.OverviewofDigitalDesignwithVHDL3.basicconcepts4.modeling5.LogicsynthesiswithVHDL6.Vericificationandsimulation捌
4、、教材與參考書籍一、教材(TextBooks)『宣導遵守智慧財產權觀念及不得非法影印書本並引導使用正版教科書,禁止將書商贈送之教材電子書舖上教師個人網站避免觸法』書名(Title):Verilog硬體描述語言作者(Author):黃英叡、黃稚存出版社(Publisher):全華出版日期(PublishYear):2009二、參考書籍(ReferenceBooks)書名(Title):作者(Author):出版社(Publisher):出版日期(PublishYear):玖週次教學內容4、教學進度表一概論二VHD
5、L設計概念三VHDL的語法(1)四VHDL的語法(2)五模組與輸出入阜六邏輯閘層次模型七資料處理模型(1)八資料處理模型(2)九期中考週十行為模型(1)十一行為模型(2)十二任務與函數(1)十三任務與函數(2)十四模擬與驗證十五2對1多工器十六4對1多工器十七加法器十八期末考週說明:每週時數3小時/總時數48小時填寫教學進度請簡扼清楚;若有特殊教學實施方式(如戶外教學)與預定地點時,請註明於該週次之欄內。4
此文档下载收益归作者所有