数字逻辑实验指导书

数字逻辑实验指导书

ID:25943341

大小:756.50 KB

页数:38页

时间:2018-11-23

数字逻辑实验指导书_第1页
数字逻辑实验指导书_第2页
数字逻辑实验指导书_第3页
数字逻辑实验指导书_第4页
数字逻辑实验指导书_第5页
资源描述:

《数字逻辑实验指导书》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、数字逻辑实验指导书计算机科学与技术学院应用教研室38目录实验的基本步骤3实验的注意事项3实验报告书写要求3实验用到的资源和原理4实验1:基本逻辑门电路功能测试6实验2:译码器及其应用14实验3:触发器18实验4:计数器23实验5加法器28实验6移位寄存器及其应用3238实验的基本步骤本实验指导书的所有实验基于EDA实验台进行。采用软件为QuartusII5.0,硬件芯片为ALTERA的Cyclone系列FPGA芯片EP1C6Q240C8。使用本EDA实验台进行数字逻辑实验,不需要进行手工接线。实验工作分2步进行

2、:1:在PC机上,基于QuartusII软件进行原理图(逻辑图)的设计,设计完成后,需要经过引脚锁定、编译下载到EDA实验台上的FPGA芯片EP1C6Q240C8中。下载完成后,即在FPGA芯片中形成物理的逻辑电路。此步工作相当于传统实验的基于物理器件的接线操作。2:基于第一步形成的逻辑电路(在FPGA中),进行测试验证。此过程可以用万用表、逻辑笔、示波器等测试FPGA的相应引脚,实现对逻辑电平、波形的测试,从而验证实验的正确性。实验的注意事项1:QuartusII的工程名和顶层实体名字必须为英文,存储路径最好

3、不要含中文和空格。2:QuartusII的设计中所有的命名中,名字不要有空格。3:QuartusII的设计中放置“input”“ouput”引脚符号时,引脚符号的虚线框和原件的虚线框要刚好对上,以保证连接上,虚线框分开和部分重叠都不能正确连接。4:所用到的脉冲/时钟信号必须锁定到29脚,具体原理参考“实验用到的资源和原理”部分。38实验报告格式和内容书写实验报告,语言要简练,书写端正、作图正规。按照如下格式和内容书写。注意:试验6为综合性实验,其格式和实验1到5不同,同时其需要有封面并装订成册。一般实验(实验1

4、――5)项目名称一、实验目的及要求二、实验仪器设备三、实验内容、结果四、实验总结包括实验中遇到的问题,如何解决遇到的问题;实验后的认识和感悟等。综合性实验(实验6)项目名称一、实验内容二、实验目的及要求三、实验仪器设备四、实验结果五、实验总结38实验用到的资源和原理需要的资源:1:逻辑开关2:发光二极管指示灯3:单脉冲/1M-8M方波时钟数字逻辑实验需要用到的输入为逻辑0、1,由逻辑开关提供,实验台提供了16个逻辑开关,为SD0、SD1……SD15,和FPGA的连接关系如下表1-1。输出的逻辑0、1接到发光二极

5、管,实验台提供了很多发光二极管,具体只列了部分于表1-1中。表1-1FPGA引脚逻辑开关FPGA引脚发光二极管200SD041LEDIO41201SD142LEDIO42202SD243LEDIO43203SD344LEDIO44214SD445LEDIO45215SD546LEDIO46216SD647LEDIO47217SD748LEDIO48223SD857LEDIO57224SD958LEDIO58225SD1059LEDIO59226SD1160LEDIO60234SD1261LEDIO61235SD

6、1362LEDIO62236SD1463LEDIO63237SD1564LEDIO6429单脉冲/1M-8M方波83LEDIO83从表中可以看出,SD0连接于200脚,SD1连接于200脚,41脚到83脚分别接有一个发光二极管指示灯。具体原理如下图0所示(只列处了两个逻辑开关和两个发光二极管,其余同理)。通过拨动逻辑开关实现逻辑0、1的输入,输出的逻辑0、1通过发光二极管指示,1亮0灭。时序电路的实验要用到脉冲和1M-8M方波,由29脚的提供,原理如图0所示。当短路子DZ3短接时,DZ4断开时,29脚和单脉冲(

7、按一下出一个高电平的单脉冲)连接,当DZ4短接时,DZ3断开时,29脚接方波,此时频率由DZ5、DZ65、DZ75、DZ85的短接情况决定。DZ5短接时为8M,DZ6短接时为4M,DZ7短接时为2M,DZ8短接时为1M。38图038实验1:基本逻辑门电路功能测试一、实验目的1:测试与非门及与非门组成的其它逻辑门电路的功能。2:熟悉EDA实验系统的使用方法和操作流程。二、实验用的仪器、仪表EDA实验台万用表PC机三、实验原理与非门的逻辑功能是:当输入端中有一个或一个以上低电平时,输出端为高电平。只有当输入端全为高

8、电平时,输出端才为低电平(即有“0”得“1”,全“1”出“0”)。三态输出门是一种特殊的门电路。它与普通的逻辑门电路不同,它的输出状态除了高、低电平两种状态(均为低阻状态)外,还用第三种状态,即高阻态。处于高阻态时,电路与负载之间相当于开路。三态门主要用途之一是实现总线传输。三态输出门符号与功能表如下(此例以高有效的使能器件为例)。四、实验内容1:测试二输入与非门的逻辑功能与非门的输入

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。