《频率计课程设计》word版

《《频率计课程设计》word版》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、《可编程逻辑器件及其应用》课程设计——————数字频率计设计总结报告班级：自动1101学号姓名111401101曹灿111401102曹斐汉111401218张东指导老师：于卫管旗日期：2013/12/23扬州大学信息工程学院目录1技术指标要求2总体方案设计（说明：方框图、组成、各部分作用、连接关系、工作原理）3可编程器件逻辑功能设计（1）可编程器件简介（2）顶层设计（顶层方框图、组成、各部分作用、连接关系、工作原理、顶层原理图、仿真结果图、器件选择、管脚锁定、下载测试）4硬件制作及调试情况5设计结

2、果情况6心得体会器件清单参考文献1技术指标要求1.设计1个6位数字频率计系统，频率范围：1—999999Hz，分辨率：1Hz；2.输入测试信号为正负对称的幅度为1V—5V之间可调的正弦波、脉冲波、三角波；3.用动态扫描技术实现6位数字显示。2总体方案设计根据要求，设计出总体方案，画出系统总体框图，见图所示。图10.1频率计系统总体框图各部分的组成及作用如下：（1）CPLD器件：接收被测频率信号、1Hz标准信号和动态扫描信号，发出频率数字信号；（2）转换电路：将正负对称的幅度为1V—5V之间可调的正弦

3、波、脉冲波、三角波转换为同频率的TTL脉冲波形；（3）反相驱动电路：加大由转换电路输出的TTL脉冲波形的驱动能力；（4）动态扫描显示电路：用数码管显示输出的频率值；（5）标准脉冲电路：产生1Hz的标准脉冲信号和2048Hz的动态扫描信号；（6）NE555Hz电路和单位显示亮熄电路：使“Hz”单位一亮一熄；（7）直流稳压电源：给各部分电路提供电源。3可编程器件逻辑功能设计（1）可编程器件简介EPM7128是可编程的大规模逻辑器件，为ALTERA公司的MAX7000系列产品，具有高阻抗、电可擦等特点，可

4、用门单元为2500个，管脚间最大延迟为5ns，工作电压为+5V。（2）顶层设计（顶层方框图、组成、各部分作用、连接关系、工作原理、顶层原理图、仿真结果图、器件选择、管脚锁定、下载测试）顶层原理图其中：TESTCTL模块为测频控制器、CNT10模块为10进制加法计数器、REG4B为锁存器、动态扫描软件模块包括：BCD6模块（6进制加法计数器）、MUX461模块（数据选择器）、74138模块（3-8译码）和DECL7S模块（七段译码）。本方案用动态扫描显示结果.也可直接将结果静态显示出来(为每一位计数器

5、输出配译码和显示)。A测频模块LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYTESTCTLISPORT(CLKK:INSTD_LOGIC;CNT,RST,LOAD:OUTSTD_LOGIC);ENDTESTCTL;ARCHITECTUREONEOFTESTCTLISSIGNALDIV2CLK:STD_LOGIC;BEGINPROCESS(CLKK)BEGINIFCLKK'EVENTANDCLKK

6、='1'THENDIV2CLK<=NOTDIV2CLK;ENDIF;ENDPROCESS;PROCESS(CLKK,DIV2CLK)BEGINIFCLKK='0'ANDDIV2CLK='0'THENRST<='1';ELSERST<='0';ENDIF;ENDPROCESS;LOAD<=NOTDIV2CLK;CNT<=DIV2CLK;ENDONE;仿真图B计数模块LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYCNT10ISPORT(CLK,CLR,ENA:

7、INSTD_LOGIC;CQ:OUTINTEGERRANGE0TO10;CNT:OUTSTD_LOGIC);ENDENTITYCNT10;ARCHITECTUREBEHAVOFCNT10ISSIGNALCQI:INTEGERRANGE0TO10;BEGINPROCESS(CLK,CLR,ENA)BEGINIFCLR='1'THENCQI<=0;ELSIFCLK'EVENTANDCLK='1'THENIFENA='1'THENIFCQI<9THENCQI<=CQI+1;ELSECQI<=0;ENDIF

8、;ENDIF;ENDIF;ENDPROCESS;PROCESS(CQI)BEGINIFCQI=9THENCNT<='1';ELSECNT<='0';ENDIF;ENDPROCESS;CQ<=CQI;ENDBEHAV;仿真图C锁存模块LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYREG4BISPORT(LOAD:INSTD_LOGIC;DIN:INSTD_LOGIC_VECTOR(3DOWNTO0);DOUT:OUTSTD_L