交换式路由器的千兆比以太网接口设计和实现

交换式路由器的千兆比以太网接口设计和实现

ID:25535692

大小:51.50 KB

页数:6页

时间:2018-11-20

交换式路由器的千兆比以太网接口设计和实现_第1页
交换式路由器的千兆比以太网接口设计和实现_第2页
交换式路由器的千兆比以太网接口设计和实现_第3页
交换式路由器的千兆比以太网接口设计和实现_第4页
交换式路由器的千兆比以太网接口设计和实现_第5页
资源描述:

《交换式路由器的千兆比以太网接口设计和实现》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、交换式路由器的千兆比以太网接口设计和实现

2、第11介质访问控制子层的控制芯片--XMACIIXMACII是Vitesse公司的下一代千当比以大风介质访问控制器产品,能提供高性能单片千兆比以太网上行链路、千兆比数据交换、缓冲中断,内含点到点应用服务和网络服务适配器的解决方案。它符合IEEE  交换式路由器的千兆比以太网接口设计和实现

3、第11介质访问控制子层的控制芯片--XMACIIXMACII是Vitesse公司的下一代千当比以大风介质访问控制器产品,能提供高性能单片千兆比以太网上行链路、千兆比数据交换、缓冲中断,内含点到点应用服务和网络服

4、务适配器的解决方案。它符合IEEE802.3z千兆比以太网和GMII(1000BASE-T)标准规范和IEEE802.3x基于帧的流量控制规范。XMACII千兆比以太网控制器为3.3V的CMOS芯片,240引脚的PQFP封装。XMACII的内部结构图如图1所示。XMACII片内集成了发送和接收FIFO,以及8B10BPCS译码/解码器。32位数据宽度的8KB接收FIFO和4KB发送FIFO缓冲高速的数据,总线支持数据突发,确保2000Gbit的双工带宽。FIFO接口能够由硬件控制,不需要占用CPU资源。XMACII片内集成了发送和接收F

5、IFO,以及8B10BPCS译码/解码器。32位数据宽度的8KB接收FIFO和4KB发送FIFO缓冲高速的数据,总线支持数据突发,确保2000Gbit的双工带宽。FIFO接口能够由硬件控制,不需要占用CPU资源。PCS包含两个用于物理层访问的接口:FC-0和GMII。具有8B10B译码/解码器的FC-0接口提供了更加可靠的数据传输,因此采用了将FC-0接口直接连续到10bitFC-01.25Gbit以太网的收发器(SERDES)的方案,GMII接口没有使用。XMACII包含67个配置寄存器和53个统计计时器,这些寄存器通过管理寄存器和控

6、制接口(ManagementRegistersandControlInterface)来访问。XMACII通过设置这些管理寄存器的值实时地对千兆比以太网的访问进行控制,如地址匹配、字节顺序、数据传送可选项的设置,以及流量控制、VLAN的设置和自回环的控制等。XMACII还随时统计发送和接收的状态数值,并及时更新SNMP和RMON管理计数器组,以提供网络传输的各种状态信息。全套以太网MIB状态计数器与IETF和ISO定义相符。发送数据的时候,主机需先检查XMACII的XmtrRdy信号,有效时则使TxPktValid信号有效,以表明传输到

7、XMACII的包的开始。该信号一直有效直至包的发送结束。该信号有效后,或随着它的有效,主机驱动HostTxData数据线(31:0)和适当的TxByteEn(3:0)信号及TxValid信号。在XmtrRdy信号仍然有效时,当TxValid信号有效,VMACII会在HOST_CLK时钟的上升沿锁定HostTxData数据线上的数据。主机接收数据帧之前,需要先使HostRcvRdy信号有效,而后XMACII使RxPktValid有效,以表明发送给主机的数据帧开始传送。一旦这个信号申明主机要在HOST_CLK信号的上升沿锁住数据线HostR

8、xData(31:0)上XMACII提交的数据,信号RcvValid表明数据线上的数据是有效数据。RxPktValid信号一直有效,直到当前数据帧的最后一个字传至主机。XMACII的REF_CLK输入的125MHz时钟用于内部状态机,对时钟的边沿要求较高。实现时使用时钟芯片先对125MHz的时钟进行整形,然后输入。管理寄存器和控制接口的读写过程中也要注意,NPCS信号在NPRdy信号有效后必须继续保持有效两个时钟周期以上,这样才能使数据正确地写入和读出。2设计方案根据千兆比以太网接口的功能特点和设计要求,本设计方案采用了千兆比以太网的介

9、质访问控制器XMACII实现在数据链路层和物理层间的数据交换。路由器侧可以通过读写XMACII寄存器对数据传送进行控制并得到相关的统计信息。XMACII使用10bitFC-0接口规范连续PCS块和物理介质。8B10BPCS编码/解码器从介质访问控制器接收MAC格式的帧,进行8B10B传输编码并将10bit并行数据送往物理接口,或者从10bit物理接口接收已编码的数据并经过8B10B接收解码送往MAC。因而在采用光纤介质的千兆比以太网中广播的数据流经过光纤通道接口后的串行数据必须先通过千兆比以太网收发器(又称Serdes,并行转换器)转化

10、为并行的10位编码数据才能送往XMACII的FC-0接口;XMACII的FC-0接口送出的10bit编码数据也要先经过Serdes转换为10倍波特率的数据流,再经光纤通道接口向以太网广播。所以在控制器和光纤

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。