一种用于sdh光纤传输系统设备时钟的数字式锁相环

《一种用于sdh光纤传输系统设备时钟的数字式锁相环》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、一种用于SDH光纤传输系统设备时钟的数字式锁相环

2、第1摘要：介绍一种用于ＳＤＨ光纤传输系统设备时钟的数字式锁相环的构成及设计原理，并给出了有关的测试结果，测试结果表明该锁相环具有很好的跟踪特性。ＳＤＨ设备时钟（ＳＥＣ）是ＳＤＨ光纤传输系统的重要组成部分，它为ＳＤＨ设备提供全网统一的定时信息，以便使整个数字网各个节点的全部数据得以正确的传输和交换。ＳＥＣ的核心是锁相环，它用来跟踪网同步定时基准，并对定时基准在传输过程中产生的抖动和漂移等损伤进行过滤，而且当所有外部定时基准信号都不可用时，可以通过它内

3、部高稳定度的压控振荡器，来实现高稳定的时钟输出。500)this.style.ouseg(this)">本文介绍一种捕获带宽很窄的数字锁相环，由它构成的ＳＥＣ具有很好的频率和相位特性，并对时钟基准具有很好的跟踪性能，完全满足ＩＴＵ－ＴＧ．８１３规范的要求。1数字锁相环的设计原理锁相环（ＰＬＬ）是一种相位负反馈控制系统，大致分为模拟型和数字型两类。由于用于ＳＥＣ的锁相环。需要能对其工作模式进行控制，而使用模拟锁相环作到这一点较为困难，因此我们采用数字锁相环（ＤＰＬＬ）。该ＤＰＬＬ由鉴相器、环路滤波器

4、、Ｄ／Ａ转换器及压控振荡器四个部分构成。其工作原理如图１所示，下面分别对它的各个部分加以介绍。1.1鉴相器参看图１，鉴相器（ＰＤ）是一个基于计数器的相位比较装置，用来检测参考时钟信号ｆｒｃｌｋ（ｔ）与压控振荡器（ＶＣＯ）输出的反馈信号ｆｖｃｏｃｌｋ（ｔ）之间的相位差，其输出Ｕｄ（ｔ）是该相位差的函数。为了提高ＰＤ的分辨率，我们对相差进行了重复采样，并对重复采样的相差值进行平均。ＰＤ可分为相位比较器和相位平均器两部分。500)this.style.ouseg(this)">1.1.1相位比较器相位比

5、较器用来比较参考时钟基准信号ＲＣＬＫ与ＶＣＯ输出信号ＶＣＯＣＬＫ之间的相位差。相位比较器的结构如图２所示，它由参考周期计数器、相位计数器、相位采样寄存器及相位重采样控制器构成。参考周期计数器用来设置对相位计数器进行采样的参考采样周期。用ＲＣＬＫ作为它的计数脉冲，当参考周期计数器计满一个周期后，它将输出一个采样使能信号ＳＡＭＰＬＥＮ。相位计数器用来对ＶＣＯＣＬＫ进行计数。相位采样寄存器用来寄存相位计数器的计数值。当一个参考采样周期结束时，相位采样寄存器在ＳＡＭＰＬＥＮ的作用下，保存相位计数器的计数值

6、。将参考周期计数器和相位计数器的理想计数周期（ＶＣＯＣＬＫ锁定于ＲＣＬＫ时）设为相同。两个连续的相位计数器采样值之差，对应着一个参考采样周期内ＶＣＯＣＬＫ与ＲＣＬＫ相位差的变化。由此即可得出ＶＣＯＣＬＫ与ＲＣＬＫ的频率关系。为了防止在一个相位平均周期同时使用相位计数器翻转点两侧的相位采样值来作相位平均，我们设计了相位重采样控制器。500)this.style.ouseg(this)">首先按照相位计数器计数值的大小将相位计数器的计数过程分成四个象限，每个象限约等于计数器满值的四分之一，再用比较器来

7、确定每次采样是在计数的哪个象限。如果两次连续的采样是在第一和第四象限，则这两个采样值在数值上不连续，因此这个相位平均周期无效。此时，相位重采样控制器将产生一个参考相位定位信号ＲＰＨＡＦ，由它对相位计数器清零，使相位采样点落于相位计数器的计数中间值处。ＲＰＨＡＦ同时送给相位平均器。1.1.2相位平均器为了提高ＰＤ的分辨率和对输入随机噪声的抑制能力，我们对相位计数器输出的相位值进行了重复采样，再对获得的多个相位值进行平均。但是要注意被平均的采样值个数并不可以无限提高，因为最终的采样频率即相位平均频率必

8、须满足Ｎｙｑｕｉｓｔ准则对采样频率的要求，即相位平均频率必须大于相位变化频率的两倍。相位平均器的结构如图３所示，它由采样计数器、采样累加器、相位平均控制器及相位累加值寄存器构成。虽然该功能模块称作相位平均器，但它实际上只是完成累加功能。它将十六位的相位采样值（ＰＨＳＡＭＰ）变为三十二位的相位累加值（ＰＨＷＯＲＤ），并不对累加值做除法，该除法可隐含在环路滤波器的增益取值中。采样计数器对ＳＡＭＰＬＥＮ进行计数，进而设置相位平均周期。采样累加器用来对一个相位平均周期内的ＰＨＳＡＭＰ作累加。当一个相位平均

9、周期结束时，采样计数器发出一个标志信号ＥＯＣ，使相位采样累加值移入相位累加值寄存器，同时，对采样累加器清零。500)this.style.ouseg(this)">相位平均控制器一方面在每个相位平均周期结束时向处理器发出读数请求信号ＣＰＵ－ＲＤ，另一方面在发生参考相位定位事件时防止将无效的相位累加值写入相位累加值寄存器，同时，向处理器发出参考相位定位状态指示信号ＲＰＨＡＣ。我们采用现场可编程逻辑阵列（ＦＰＧＡ）实现ＰＤ。1.2数字式环路滤波器数字式环路滤波器（ＤＬＦ）用于滤除ＰＤ输