基于eda技术进行数字电路设计的研究

基于eda技术进行数字电路设计的研究

ID:25305003

大小:53.50 KB

页数:6页

时间:2018-11-19

基于eda技术进行数字电路设计的研究_第1页
基于eda技术进行数字电路设计的研究_第2页
基于eda技术进行数字电路设计的研究_第3页
基于eda技术进行数字电路设计的研究_第4页
基于eda技术进行数字电路设计的研究_第5页
资源描述:

《基于eda技术进行数字电路设计的研究》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、基于EDA技术进行数字电路设计的研究

2、第11EDA技术EDA(电子线路设计座自动化)是以计算机为工作平台、以硬件描述语言(VHDL)为设计语言、以可编程器件(CPLD/FPGA)为实验载体、以ASIC/SOC芯片为目标器件、进行必要的元件建模和系统仿真的电子产品自动化设计过程。EDA是电子设计领域的一场革命,它源于计算机辅助设计,计算机辅助制造、计算机辅助测试和计算机辅助工程。利用EDA工具,电子设计师从概念,算法、协议开始设计电子系统,从电路设计,性能分析直到IC版图或PCB版图生成的全过程均可在计算机上自动完成。ED

3、A代表了当今电子设计技术的最新发展方向,其基本特征是设计人员以计算机为工具,按照自顶向下的设计方法,对整个系统进行方案设计和功能划分,由硬件描述语言完成系统行为级设计,利用先进的开发工具自动完成逻辑编译、化简、分割、综合、优化、布局布线、仿真及特定目标芯片的适配编译和编程下载,这被称为数字逻辑电路的高层次设计方法。1.1EDA软件简介"EDA"就是ElectronicDesignAutomation(电子设计自动化),也就是能够帮助人们设计电子电路或系统的软件工具,该工具可以使设计更复杂的电路和系统成为可能。目前进人我国

4、并具有广泛影响的EDA软件有:muhisim7,OAX+Plus2等)。1.4.2"自顶而下"的设计方法10年前,电子设计的基本思路还是选择标准的集成电路"自底向上"(Bottom-Up)地构造出一个新的系统。这样的设计方法如同一砖一瓦建造楼房,不仅效率低、成本高而且容易出错,高层次的设计给我们提供了一种"自顶向下"(Top-Dobol菜单,建立一张原理图符号,生成一个与原理图文件相同名、相同功能的逻辑宏元件,它自动加到元件列表中,可以在更高层的图纸中反复调用.3.3逻辑编译逻辑编译选择器件EPM7128SLC84-15

5、,使用MAX+PlusII编译器编译设计项目,通过编译器自动进行错误检查、网表提取、逻辑综合、器件适配,最终产生器件编程文件(.jed)。3.4综合综合就是利用EDA软件系统的综合器将VHDL的软件设计与硬件的可实现性挂钩,这是将软件转化为硬件电路的关键步骤。综合器对源文件的综合是针对某一FPGA/CPID供应商的产品系列的。因此,综合后的结果具有硬件可实现性。EDA提供了良好的逻辑综合与优化功能,它能够将设计人员设计的逻辑级电路图自动地转换为门级电路,并生成相应的网表文件、时序分析文件和各种报表,若设计没有错误,最终可

6、生成可以编程下载.sof文件。3.5器件适配综合通过后必须利用FPGA/CPLD布局/布线适配器将综合后的网表文件针对某一具体的目标器件进行逻辑映射操作,其中包括底层器件配置、逻辑分割、逻辑优化、布局布线等操作。适配后产生时序仿真用的网表文件和下载文件,如JED或POF文件。适配对象直接与器件的结构细节相对应。3.6功能仿真在综合前,要进行行为仿真,将VHDI源程序直接送到VHDI仿真器中仿真,此时的仿真只是根据VHDI的语义进行的,与具体电路没有关系。综合后,可利用产生的网表文件进行功能仿真,以便了解设计描述与设计意图

7、的一致性。功能仿真仅对设计描述的逻辑功能进行测试模拟,以了解其实现的功能是否满足原设计的要求,仿真过程不涉及具体器件的硬件特性加延迟特性。时序仿真根据适配后产生的网表文件进行的仿真,是接近真实器件运行的仿真,仿真过程中已将器件硬件特性考虑进去了因此仿真精度要高得多。时序仿真的网表文件中包含了较为精确的延迟信息。3.7编程下载通过仿真确定设计基本成功后,即可通过Byteblaste:下载电缆线将设计项目以JTAG的方式下载到器件中,完成设计所有工作。通过此例的设计流程讲述可知,EDA技术及其工具在数字电路系统包括模拟电路系

8、统中正发挥着越来越重要的作用,其应用的深度和广度正在向更深层次延伸。3.8目标系统用VHDL语言描述编码电路。译码电路用CASE语句完成查表译码,其中有近40种可能的情况。通过求出伴随式的值,把有一个错误的数据取反纠正过来,其他情况给出信号,指出有错误。编译码电路选用ALTERA公司生产的器件EPFIOK10TC144-3,其中编码电路占用了32个逻辑单元,译码电路占用了163个逻辑单元。对编码译码电路做功能仿真。测试使用看来,当数据输人全为'1',如果总线上传来的数据最后一位出错.为'0',正确数据异或而成的数据检查线

9、DC使得译码器能把最后一位改为'1';如数据输人是1100000001",编码器的DC为"19"而一旦出现两个错误.如最高位和最低位,译码器指示是不可纠正的错误;如数据正确传输,译码器指示没有错误。4本文创新点目前,现代集成电路技术的发展使以现场可编程门阵列为代表的大容量可编程逻辑器件的等效门数迅速提高,其规模直逼标

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。