基于dsp的全数字锁相环设计

《基于dsp的全数字锁相环设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、基于DSP的全数字锁相环设计

2、第1本文致力于可并联逆变器中的锁相控制技术及其实现方法。在分析了锁相的重要性之后，提出了抢占与并发相结合的锁相控制策略及其实现方法，并在实践中证明了其具有很高的控制精度。1引言对电子设备而言，电源是电子设备的心脏，因而它必须具有高可*性。随着科技的发展，在实际应用中兼顾可*性与设备成本，在电源系统中引入了模块化和标准化的设计方法，可根据负载功率的要求由多个标准化电源模块并联起来构成分布式电源系统。实现逆变模块的并联运行是进一步提高分布式电源系统运行可*性和扩大容量而需解决的关键技术问题。然而逆变电源的并联不同于直

3、流电源的并联，逆变电源输出的是时变的、交变的正弦波，并联时需要同时控制输出正弦波的幅值和相角，即同频率、同相位、同幅值。本文着重介绍如何软件锁相实现同频率、同相位，即同步。2同步的重要性模块间输出的不同步会造成很大的环流，为简便起见，不妨设图1所示的两台并联供电的逆变电源为相同的容量。500)this.style.ouseg(this)">图1两台逆变器并联简化图图1中V1，V2代表两个逆变电源的输出P波形的基波电压;L1，C1，L2,C2分别代表2个逆变电源的输出滤波器;Z为公共负载;V0为负载两端电压;il1,il2,ic1,ic2分别为

4、两逆变电源中流经滤波电感和滤波电容的电流;ir1,ir2分别为两逆变电源流进负载的电流。根据图1可列出以下方程:500)this.style.ouseg(this)">(1)当C1=C2=C，L1=L2=L时，式(1)可简化为:500)this.style.ouseg(this)">(2)由此可推出:500)this.style.ouseg(this)">(3)由以上3个方程可解得:500)this.style.ouseg(this)">由式(4)可以看出，il1，il2由两部分电流组成，后一部分为负载电流分量，前一部分为环流分量。负载电流分

5、量总是平衡的(在输出滤波器相同时)，但环流分量的存在使各逆变器输出的总电流不相同。可以看出环流主要取决于各输出电压差和滤波电抗器的特性。由于L很小，即使幅值相同，输出间很小的相位差也会引起很大的环流。如以两台逆变模块的并联为例。一般滤波器的滤波电感的感抗取值为3%的负载阻抗，因而，在额定电压输出为Ue、额定负载电流为Ie、额定频率为50Hz时，由式(4)可得0.5度的相位差形成的环流为:500)this.style.ouseg(this)">经分析，要使并联逆变器系统安全、稳定运行各模块输出相位差须控制在0.1度以内。3基于抢占与并发的锁相控

6、制方式一个完整的逆变电源系统有一定数量的逆变模块和静态开关组成。静态开关起着市电与逆变电之间的切换和保证市电与逆变电之间的主从外同步关系。系统一旦在静态开关停止工作时并联得逆变模块可以经一种“抢占与并发”机制产生一个主同步信号，发出这个主同步信号的模块即主模块，其他并机模块即跟踪主同步信号而发本模块的同步信号，形成一种既主从又平等的同步逻辑跟踪关系，实现模块之间的内同步控制。由图2所示的并联同步示意图可得如下关系式:由静态开关发同步信号时:Ssignal=/Sstator静态开关不发同步信号时:Ssignal=M1+M2+…Mn这种抢占与并发

7、方式相结合的锁相控制方式即使有某个模块因为故障损坏不能输出同步信号，500)this.style.ouseg(this)">图2并联同步示意图也不影响并联系统的运行，有效克服主从控制与分散逻辑控制的缺陷,从而实现并联冗余控制系统的锁相控制。4软件实现本系统采用TI公司TMS320LF2407A作为核心芯片。通过设置硬件定时器来完成同步信号的检测和同步脉冲的发送:T1工作与定时比较方式，用于模块发送同步脉冲(50Hz);T2用于同步信号的检测，同时也作为同步中断服务程序的定时。为了实现上述抢占与并发的同步跟踪策略，本系统设定三种工作模态。(1)

8、工作模态1:模态1主要完成逆变模块同步控制过程的初始化，首先检测同步母线上有无同步信号，若有则精确地检测出该同步信号的周期及启动定时器T1,若没有则启动定时器T1。(2)工作模态2:模态2中根据同步过程中的同步信号发送SP调制脉冲的起始值和SP调制重定位锁相控制，并由检测到的同步信号周期与T2的定时周期的误差，对T2的定时周期进行修正，改变本模块发送同步脉冲的相位。(3)工作模态3:当同步中断程序进入工作模态3时，500)this.style.ouseg(this)">图3同步跟踪示意图500)this.style.ouseg(this)">

9、图4SP调制重定位示意图表明模块发送的同步脉冲与同步母线上的同步信号已保持一致而不需对本模块同步脉冲发送时刻进行调整，其他处理工作与模态2基本类似。图3表明:每个模