基于 vhdl语言的多功能数字钟设计毕业论文

基于 vhdl语言的多功能数字钟设计毕业论文

ID:2497153

大小:707.50 KB

页数:46页

时间:2017-11-16

基于 vhdl语言的多功能数字钟设计毕业论文_第1页
基于 vhdl语言的多功能数字钟设计毕业论文_第2页
基于 vhdl语言的多功能数字钟设计毕业论文_第3页
基于 vhdl语言的多功能数字钟设计毕业论文_第4页
基于 vhdl语言的多功能数字钟设计毕业论文_第5页
资源描述:

《基于 vhdl语言的多功能数字钟设计毕业论文》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于VHDL语言的多功能数字钟设计毕业论文目录1绪论11.1课题背景11.2本课题研究的内容12总体设计方案33单元模块电路设计43.1时间显示电路模块设计43.2按键及指示灯电路模块的设计53.3蜂鸣器及有源晶振电路的设计73.4CPLD编程下载电路的设计83.5电源电路的设计93.5.1变压器次级电压估算93.5.2变压器输入功率的计算93.5.3滤波电容参数的选取103.6EPM7128SLC84器件介绍104CPLD编程设计114.1系统信号的定义及顶层模块114.2时钟节拍产生模块124.3模式选择功能模块14444.4快速时间设置功能模块164.5秒、分、时计时与时间调整模

2、块164.6闹铃时间设置模块184.7闹铃与整点报时模块194.8七段显示译码模块204.9LED显示模块225系统功能仿真255.1时钟节拍产生模块的仿真波形255.2模式选择功能模块的仿真波形265.3闹铃设置功能模块的仿真波形275.4七段译码功能模块的仿真波形285.5LED显示功能模块的仿真波形305.6系统总体功能仿真波形31总结32致谢33参考文献34附录A:基于CPLD的多功能数字钟电路图35附录B:基于VHDL语言的时、分、秒等电路的源码36442总体设计方案整个设计的方式采用TOP-DOWN设计方法,即自顶向下的设计。这种设计方法首先从系统设计入手,在顶层进行功能方

3、框图的划分和结构设计。在功能级进入仿真和纠错,并用硬件描述语言对高层次的系统行为进行描述,然后用综合工具将设计转化为具体门电路网表,其对应的物理实现可以是PLD器件或专用集成电路。由于设计的主要仿真和调试过程是在高层次上完成的,这一方面有利于早期发现结构上的错误,避免设计工作的浪费,同时也减少了逻辑功能仿真的工作量,提高了设计的一次成功率[5]。多功能数字钟设计分为1个顶层模块和8个功能子模块。顶层模块名称为clock.v。各功能子模块分别为:系统分频功能模块clk_generate.v、模式选择功能模块mode_select.v、快速时间设置功能模块fast_settime.v、秒分

4、时计时与时间调整模块time_mode0.v、闹铃时间设置模块alarm_set.v、闹铃与整点报时模块alarm.v、7段显示译码模块decoder_7seg.v以及LED显示功能模块display.v。图2.1 整个系统的模块划分443单元模块电路设计3.1时间显示电路模块设计时间显示电路主要由两部分组成,如图3.1所示。其中一部分为六位LED数码管的驱动电路,另一部分为LED数码管电路。LED驱动电路由Q1、Q2、Q3、Q4、Q5、Q6六个三极管和R5、R6、R7、R8、R9、R10基极偏置电阻组成。驱动三级管为PNP型三极管,用于开关电路中。当三极管Q1的基极(即CPLD的LE

5、D0输出端)为低电平时,Q1的发射结正向偏置,集电结反向偏置,因此三极管处于导通状态,此时有Vce≈0.2~0.3V。反之当Q1的基极为高电平时Q1截止。Q1~Q6的基极(LED0~LED5)分别接CPLD的PIN74、PIN73、PIN70、PIN69、PIN68、PIN67,分别作为LED数码管的位选端[6]。图3.1LED显示电路LED的显示方式有静态显示和动态方式两种工作方式。LED显示器工作于静态显示方式时,各位的共阴极(或共阳极)连接在一起并接地(或+5V);每位的段码线(A44~dp)分别与一个8位的锁存器输出相连。之所以为静态显示,是因为各个LED的显示字符的字符一经确

6、定,相应锁存器锁存的段码输出将维持不变,直到送入另一个字符的段码为止。正因为如此,静态显示器的亮度都较高。但是因为静态显示方式下,各位LED的段码线都是独立的,因此一个6位的LED显示器需要占用6*8+6=54个I/O口,在这种情况下为了简化接线,本设计采用的是动态扫描方式来显示。在动态显示方式下,通常将所有位的段码线相应并联在一起,由一个8位的I/O口控制,形成段码线的多路复用,而各位的共阳极或共阴极分别由相应的I/O口控制,形成各位的分时选通[7]。图3.1所示的电路是一个六位的LED显示电路。其中段码线占用1个8位I/O口,而位选线占用六位I/O口。由于各段码线并联,8位I/O口

7、输出的段码对各个显示位来说都是相同的。因此,在同一时刻,如果各位位选线都处于选通状态的话六位LED将显示相同的字符。若使各个LED能同时显示出与本位相应的字符,就必须采用动态显示方式,即在某一时刻,只让某一位的位选线处于选通状态,而其他各位的位选处于关闭状态,同时,段码线上输出相应的要显示的字符段码。这样,在同一时刻,六位LED中只有选通的那一位显示出字数,而其它则是熄灭的。同样在下一时刻,只让下一位的位选线处于选通状态,而其它各位的位选线处于

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。