用xc9500cpld和并行prom配置xilinxfpga

《用xc9500cpld和并行prom配置xilinxfpga》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、用XC9500CPLD和并行PROM配置XilinxFPGA

2、第1内容加载中...　　FPGA的配置有主设备串行配置和从设备串行配置两种方式。XC4000和Spartan系列设备在INIT变高后要求在设备准备接收配置数据之前有一个超时期，但Spartan-Ⅱ不在此列。500)this.style.ouseg(this)">在主设备串行模式下，FPGA在超时达到要求之前关闭配置时钟(CCLK)。在从设备串行模式下，必须在超时期完成后才能开启CCLK。而Spartan-Ⅱ和Virtex系列在INIT信号变高之后不要求超时期，一旦INIT信号

3、变高，设备立即准备接收配置数据。接口设计　　在串行配置模式下用并行PROM对FPGA进行配置时，需要专门的接口进行并行数据到串行数据的转换，并管理FPGA的配置信号。接口的设计方法很多，图1是使用XC9500CPLD配置FPGA的电路结构。VSPROM的设计　　设计虚拟串行PROM(VSPROM)的目的是为并行PROM和FPGA之间的连接提供接口，接口的任务是将从PROM中读来的数据转换成串行输出，然后再将地址递增。VSPROM的结构如图2所示。在处理数据的同时，VSPROM还管理INIT和DONE信号。在配置期间，如果INIT被FPG

4、A拉低，表明出现配置错误，VSPROM必须复位并等待用户将FPGA复位，然后重新配置。一旦FPGA的DONE变高，表明配置成功，VSPROM就撤消ROM_CS来取消PROM的使能，将自己和PROM与FPGA隔离，并将DOUT设为高阻态。500)this.style.ouseg(this)">　　在VSPROM的设计中，使用XC9536PC44-10、XCV600BG432-6和一个8位的PROM(AT27C080)验证。　　主设备串行配置时，XilinxFPGA提供配置时钟(CCLK)。CCLK与VSPROM的时钟CLK_IN直接相连。

5、Virtex和Spartan-Ⅱ支持的最大配置速率是60MHz，XC4000/Spartan系列支持的最大配置速率是8MHz。然而，实际的最大配置速率还应该考虑PROM的存取时间(TACC)和主设备串行输入的时间(TDSCK)。500)this.style.ouseg(this)">　　主设备串行模式下PROM的频率=1/(TACC+TDSCK)。　　TACC对于Virtex为5.0ns，对于XC4000/Spartan系列是20.0ns，PROM的TACC对于AT27C080是100ns。因此，对于Virtex设备最大频率为9.5MH

6、z，对于XC4000/Spartan设备最大频率为8.3MHz。这就是说，Virtex设备的配置频率受PROM的限制，而XC4000/Spartan设备的配置频率受自己内部CCLK的限制。为了加快Virtex设备的配置速度，可以选择更快的PROM。在主设备串行模式下，FPGA在准备好接收配置数据之前会关闭CCLK，因此VSPROM的设计不用考虑其他问题。　　从设备串行配置有专门的振荡电路提供配置时钟，速度比较快。振荡电路的时钟输出必须接FPGA的配置时钟(CCLK)和VSPROM的时钟(CLK_IN)。最大配置频率对于Virtex是66

7、MHz，对于XC4000/Spartan系列是10MHz。同样，配置频率受到PROM的存取时间(TACC)和从设备串行输入时间(TDCC)的限制，计算方法同上。表1不同的EPROM所需的地址线EPROM配置位数所需的地址线1MEPROM1048576172MEPROM2097152183MEPROM4194304194MEPROM838860820　　从设备串行模式下对XC4000或者Spartan系列FPGA进行配置时，必须考虑设备开始的顺序(这里讨论的顺序不适合Spartan-Ⅱ系列)。正如前面提及的，一旦INIT置高，设备能够接收

8、配置数据之前需要有一个超时期，VSPROM接口必须能够在超时期达到之前封锁振荡电路的时钟输出。如果是Virtex或者Spartan-Ⅱ设备作为从设备，INIT置高后FPGA可以立即准备好接收配置数据，就不用考虑超时的问题。　　在以上两种配置方式下，并行PROM的大小和数目由配置FPGA所要求的配置位的数目决定。PROM的大小由所需要的地址线数目决定。缺省情况下，VSPROM设计使用19根地址线，对应4MB的PROM。当需要更多的容量存储配置数据时，可以修改VSPROM源程序(VHDL或GENERIC)使其适应新的需求，详细情况参见表1。

9、如果配置要求多于19根地址线，可以使用XC9572设计VSPROM。　　FPGA配置期间发生错误时，INIT信号变成低电平，配置程序中止。所以VSPROM需要管理INIT，当INIT变低时，VSPROM需要