混沌置换网络的设计及其硬件实现

《混沌置换网络的设计及其硬件实现》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、混沌置换网络的设计及其硬件实现

2、第1...摘要：利用Logistic映射迭代产生的混沌序列作为二维置换网络的置换地址，构造二维置换网络对明文进行置换加密。同时提出了一种Logistic混沌映射的整数实现方法，给出了它的FPGA实现。并通过硬件装置实现了Logistic映射的混沌二维置乱网络。在密码学研究中，置换网络起着中心作用，明文字母之间的双射变换可以由一个输入和输出字母相同的置换网络实现。一个置换网络可看作是有n个多输入和n个多输出变量的黑盒子，其每个输出变量都是n个输入的布尔函数，500)thi

3、s.style.ouseg(this)">它的好坏直接影响到分组密码的抗破译性。置换网络的研究涉及交换、开关理论和密码学多个领域[1]。密码学中，使用置换来进行数据变换，主要有两种作用，其一是对数据内容作不可预测的替换，其二是改变数据在数据序列中的位置，即随机换位。对于第二种置换网络也称为置乱网络，本文主要研究一种二维混沌置乱方法来对数据进行换位加密。混沌现象是非线性动力系统中一种确定性的类随机过程，混沌信号具有初始值的高度敏感性、不可预测性，并具有遍历性[2,3]等特点。因此，特别适合于混沌保密通信

4、。本文将Logistic映射生成的混沌序列引入置换网络，它可以作为理想的置换网络地址产生器[4]。FGPA（现场可编程门阵列）是由掩膜可编程门阵列PLD演变而来的，并将二者的特性结合在一起，使FPGA既有掩膜可编程门阵列的高逻辑密度和通用性，又有PLD的可编程性。FPGA技术的发展使得单个芯片上集成的逻辑门数越来越多，其实现的功能越来越复杂。它以编程方便、集成度高、速度快等特点受到设计人员的青睐。人们可以通过硬件编程的方法设计和开发ASIC（专用集成电路）芯片，极大地提高了芯片的研制效率、降低了开发费

5、用。本文用它来作为混沌序列发生器，产生置换网络的置换地址。1Logistic映射及其FPGA实现Logistic映射由下式定义：x(n+1)=μxn(1-xn)0<μ≤40<x<1（1）x(n+1)=4xn(1-xn)0<x<1(2)Logistic映射的输入和输出都分布在（0，1）上，可以用概率统计方法定量分析其序列的特性，SchusterH.G证明了[5]式（2）产生的混沌序列{xk:k=0,1,2…}的概率分布密度函数ρ(x)如下式所示：500)this.style

6、.ouseg(this)">从式（3）可以看出，Logistic映射生成的混沌序列具有遍历性，同时它还具有δ-like型自相关函数和零的互相关函数[6]，因而可以作为良好的置换网络地址产生器。对于式（2）所表示的Logistic混沌映射，如果用浮点运算，计算的精度与产生混沌序列的周期长度有以下近似关系：L（N）=2（log2N+2）（4）500)this.style.ouseg(this)">从式（4）可以看出如果运算精度比较小，运算结果将很快脱离混沌态，但运算精度过大又会造成运算时间过长、使用资源较

7、多，不利于硬件电路的实现。这里提出一种Logistic混沌映射的整数实现方法，在降低运算精度的情况下，可以使混沌序列仍保持混沌态。下面在给出Logistic混沌映射整数实现方法的基础上，给出了它的FPGA实现方法。Logistic映射的输入和输出都分布在区间（0，1）上，把区间上的小数x写成精度L的二进制小数形式：500)this.style.ouseg(this)">式（5）中500)this.style.ouseg(this)">是一个L为二进制表示的整数，它与L位二进制小数x一一对应。把xk+1

8、和xk写成式（5）的形式，将它代入式（2）中，得到：Xk+1=4Xk(2L-Xk)/2L(6)X0=[2Lx0]对于式（6）确定的混沌系统经计算机模拟试验表明，当L=32时，计算得到的序列未脱离混沌态，因此只要实现32位乘32位的整数计算就能得到混沌序列。（6）式对于硬件的实现是很有利的，2L-Xk是Xk的补，乘4和除2L分别利用寄存器左移和右移就可以实现，所以关键是实现32位乘以32位的整数计算。令Xk=a0a1…aL-1的Xk的补，其中ai=0或1，则500)this.style.ouseg(th

9、is)">式中ai·Xk映射的FPGA实现原理框图[7]如图1所示，其工作过程是：首先将上一次迭代结果Xk放入L比特寄存器，如果位是第一次迭代，则将外部输入的迭代初值X0放入寄存器；然后将其分成两路，一路将Xk存入2L比特寄存器，另一路取反后加1得到Xk的初Xk；对于Xk将其右移一位，并将移出的最低位分别送到2L到2输入与门的其中一个输入端，同时将Xk左移一位后，将2L比特寄存器中的内容送入与门的另2L个输入端，并将结果送到2L位加法器，经过L次后移位、