高性能锁相环pe3293及其应用

高性能锁相环pe3293及其应用

ID:23796926

大小:288.50 KB

页数:7页

时间:2018-11-10

高性能锁相环pe3293及其应用_第1页
高性能锁相环pe3293及其应用_第2页
高性能锁相环pe3293及其应用_第3页
高性能锁相环pe3293及其应用_第4页
高性能锁相环pe3293及其应用_第5页
资源描述:

《高性能锁相环pe3293及其应用》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、天马行空官方博客:http://t.qq.com/tmxk_docin;QQ:1318241189;QQ群:175569632高性能锁相环PE3293及其应用摘要:在无线通信中,降低频率合成器的相位噪声和抑制其相应的寄生输出,一直是设计者追求的目标。PE3293是Peregrine公司生产的高性能1.8GHz/550MHz双模整数分频集成锁相环电路,它具有超低的寄生输出。文中介绍了PE3293的特点功能和组成原理,给出了PE3293在频率综合器设计中的应用电路。  关键词:频率合成器;相位噪声;寄生输出;PLL;PE32931 引言在无线应用中,相位噪声和寄生输出是频率合成器的关键

2、参数。PHS、GSM和IS-54等相位调制蜂窝系统的RF系统设计均需要低噪声的频率合成模块,同时频率切换时间和寄生输出的抑制对系统也很重要。频率合成器作为一种高质量的信号源,与电子系统的性能有很大关系。在通信系统中,使用高稳定的信号源,可以充分利用频率资源。实际上,在电子对抗、导航等电子系统中,高指标的信号源会给系统带来良好的性价比,从而为系统设计师提供可靠的技术保障。频率合成主要有直接式、锁相式和直接数字式三种方法。其中直接式频率合成法由于输出的谐波、噪声及寄生频率均难以抑制而较少采用;目前广泛采用的直接数字式频率合成方法也面临输出频率上限难以提高和寄生输出难以抑制两个难题。而锁

3、相式频率合成器是七十年代锁相技术发展和应用的结果,随着集成化程度的越来越高,各种控制电路、程序分频器、鉴频/鉴相器等数字电路目前已可集成到一个芯片中。因此,现在,许多微波和毫米波频率合成器的设计往往采用锁相式的频率合成方法来实现。2PE3293的特点功能2.1主要特点PE3293是Peregrine公司生产的一款高性能1.8GHz/550MHz双模整数分频集成锁相环,它内部集成了脉冲整形电路、鉴频/鉴相器电路、预分频、程序分频器、÷32/33和÷16/17两个双模式分频器、控制电路和锁相指示等电路。由于该IC采用了Peregrine的UTSiCMOS专利技术,因此,它的寄生输出成分

4、在整个工作频段内都极低。PE3293具有以下特点:●采用先进的寄生输出抑制技术,具有非常好的相位噪声特性和较高的频率稳定度;●具有÷32/33和÷16/17两个双模式分频器其中前者的工作频率能达到1.8GHz,后者的工作频率能达到500MHz;●功耗很小,采用双环工作模式时,其典型工作电流为4mA;●工作电压为2.7~3.3V;●具有24脚BCC和20脚TSSOP两种封装形式;●可用于PCS基站、CDMA和手持式无线产品中。2.2引脚说明PE3293具有图1和图2所示的两种封装形式其中24脚BCC封装只比20脚TSSOP封装多4个保留引脚,其余引脚的引脚定义均相同,表1所列是2

5、0脚TSSOP封装的引脚定义。表1PE3293(以20脚TSSOP封装为例)的引脚定义  序 号名 称类 型功  能  描  述1N/C 不连接2VDD 电源,2.7~3.3V,需用一个电容就近旁路接地3CP1输出PLL1内部的脉冲成形输出,用作外部VCO的输入驱动4GND 地端5fin1输入从PLL1(RR)VCO来的预分频器输入,最大频率为1.8GHz6Dec1 PLL1的电源去耦端,有必要用一个电容就近接地7VDD1 PLL1预分频器的电源,一般经3.3kΩ的电阻连到VDD8fr输入参考频率输入9GND 地端10f0LD输出复用器输出,包括PLL1和PLL2主计数器或参考计数

6、器输出/时钟检测信号,以及移位寄存器移出数据11Clock输入CMOS时钟输入,在时钟信号的上升沿,各种计数器的串行数据将送入21bit的移位寄存器12Data输入二进制串行数据输入,为CMOS输入数据,MSB先,2bit的LSB为控制比特13LE输入负载使能CMOS入,当LE为高时,21bit的串行移位移位寄存器中的数据字将被送入相应的四个锁存器之一中(由控制比特决定)14VDD2输出PLL1预分频器的电源,使用时经3.3kΩ的电阻连到VDD015Dec2输出PLL1的电源去耦端,有必要用一个电容就近接地16fin2输入从PLL1(IF)VCO来的预分频器输入,最大频率为500M

7、Hz17GND 地端18CP2输出PLL1内部的脉冲成形输出,用作外部VCO的输入驱动19VDD 2.7~3.3V电源,需经一个电容就近接地20VDD 电源,2.7~3.3V,需经一个电容就近接地3 PE3293的组成原理PE3293的功能原理框图如图3所示,它主要由21-bit串行控制寄存器、一个复用输出器以及锁相环PLL1和PLL2组成。每个PLL都有一组除N的整数主计数器、一个参考计数器、一个鉴相器以及带内部补偿电路的内部脉冲成形器,而每个除N的整数主计数器则包

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。