高性能锁相环pe3293及其应用

《高性能锁相环pe3293及其应用》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、高性能锁相环PE3293及其应用

2、第1关键词：频率合成器；相位噪声；寄生输出；PLL；PE3293１　引言在无线应用中，相位噪声和寄生输出是频率合成器的关键参数。ＰＨＳ、ＧＳＭ和ＩＳ－５４等相位调制蜂窝系统的ＲＦ系统设计均需要低噪声的频率合成模块，同时频率切换时间和寄生输出的抑制对系统也很重要。频率合成器作为一种高质量的信号源，与电子系统的性能有很大关系。在通信系统中，使用高稳定的信号源，可以充分利用频率资源。实际上，在电子对抗、导航等电子系统中，高指标的信号源会给系统带来良好的性价比，从而为系统设计师提供可靠的技术保障。频率合成主要有直接式、锁相式和直接数字式三种方法。其

3、中直接式频率合成法由于输出的谐波、噪声及寄生频率均难以抑制而较少采用；目前广泛采用的直接数字式频率合成方法也面临输出频率上限难以提高和寄生输出难以抑制两个难题。而锁相式频率合成器是七十年代锁相技术发展和应用的结果，随着集成化程度的越来越高，各种控制电路、程序分频器、鉴频／鉴相器等数字电路目前已可集成到一个芯片中。因此，现在，许多微波和毫米波频率合成器的设计往往采用锁相式的频率合成方法来实现。２ＰＥ３２９３的特点功能２．１主要特点ＰＥ３２９３是Ｐｅｒｅｇｒｉｎｅ公司生产的一款高性能１．８ＧＨｚ／５５０ＭＨｚ双模整数分频集成锁相环，它内部集成了脉冲整形电路、鉴频／鉴相器电路、预

4、分频、程序分频器、÷３２／３３和÷１６／１７两个双模式分频器、控制电路和锁相指示等电路。由于该ＩＣ采用了Ｐｅｒｅｇｒｉｎｅ的ＵＴＳｉＣＭＯＳ专利技术，因此，它的寄生输出成分在整个工作频段内都极低。ＰＥ３２９３具有以下特点：●采用先进的寄生输出抑制技术，具有非常好的相位噪声特性和较高的频率稳定度；●具有÷３２／３３和÷１６／１７两个双模式分频器其中前者的工作频率能达到１．８ＧＨｚ，后者的工作频率能达到５００ＭＨｚ；●功耗很小，采用双环工作模式时，其典型工作电流为４ｍＡ；●工作电压为２．７～３．３Ｖ；●具有２４脚ＢＣＣ和２０脚ＴＳＳＯＰ两种封装形式；●可用于ＰＣＳ基站、ＣＤＭ

5、Ａ和手持式无线产品中。２．２引脚说明ＰＥ３２９３具有图１和图２所示的两种封装形式其中２４脚ＢＣＣ封装只比２０脚ＴＳＳＯＰ封装多４个保留引脚，其余引脚的引脚定义均相同，表１所列是２０脚ＴＳＳＯＰ封装的引脚定义。表1PE3293（以20脚TSSOP封装为例）的引脚定义序号名称类型功能描述1N/C　不连接2VDD　电源，2.7～3.3V，需用一个电容就近旁路接地3CP1输出PLL1内部的脉冲成形输出，用作外部VCO的输入驱动4GND　地端5fin1输入从PLL1（RR）VCO来的预分频器输入，最大频率为1.8GHz6Dec1　PLL1的电源去耦端，有必要用一个电容就近接地7VD

6、D1　PLL1预分频器的电源，一般经3.3kΩ的电阻连到VDD8fr输入参考频率输入9GND　地端10f0LD输出复用器输出，包括PLL1和PLL2主计数器或参考计数器输出/时钟检测信号，以及移位寄存器移出数据11Clock输入CMOS时钟输入，在时钟信号的上升沿，各种计数器的串行数据将送入21bit的移位寄存器12Data输入二进制串行数据输入，为CMOS输入数据，MSB先，2bit的LSB为控制比特13LE输入负载使能CMOS入，当LE为高时，21bit的串行移位移位寄存器中的数据字将被送入相应的四个锁存器之一中（由控制比特决定）14VDD2输出PLL1预分频器的电源，

7、使用时经3.3kΩ的电阻连到VDD015Dec2输出PLL1的电源去耦端，有必要用一个电容就近接地16fin2输入从PLL1（IF）VCO来的预分频器输入，最大频率为500MHz17GND　地端18CP2输出PLL1内部的脉冲成形输出，用作外部VCO的输入驱动19VDD　2.7～3.3V电源，需经一个电容就近接地20VDD　电源，2.7～3.3V，需经一个电容就近接地３　ＰＥ３２９３的组成原理ＰＥ３２９３的功能原理框图如图３所示，它主要由２１－ｂｉｔ串行控制寄存器、一个复用输出器以及锁相环ＰＬＬ１和ＰＬＬ２组成。每个ＰＬＬ都有一组除Ｎ的整数主计数器、一个参考计数器、一个鉴相

8、器以及带内部补偿电路的内部脉冲成形器，而每个除Ｎ的整数主计数器则包括一个内部双模预分频器，可用作计数和小数累加。串行数据输入端Ｄａｔａ输入的数据可在时钟Ｃｌｏｃｋ的上升沿逐次移入２１ｂｉｔ的移位寄存器，其中ＭＳＢＭ１６最先输入，当ＬＥ为高时，数据送入最后２位地址位所决定的２１ｂｉｔ的移位寄存器的相应地址中。图４所示是ＰＥ３２９３的寄存器位。如果将ｆＬＤ用作数据输出，那么移位寄存器中的Ｓ２０的内容将在Ｃｌｏｃｋ的下降沿送入ｆＬＤ，这样，ＰＥ３２９３和相应的器件就构成了环状结构。ＰＬＬ１（ＲＦ）的ＶＣＯ频率ｆｉｎ１