基于平台的soc技术

《基于平台的soc技术》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、基于平台的SoC技术

2、第1总体的设计思想　　系统级芯片的设计不能一切从头开始，要将设计建立在较高的基础之上，利用已有的芯核进行设计重用，设计方法从传统的电路设计转向系统设计，设计的重心也从逻辑综合、布局布线转向系统的设计、软硬结合的设计以及仿真。　　基于平台的SoC设计中，大量使用了IP模块重用的方法。因为IP模块是已经设计好并经过验证的，使设计者可以专心于整个系统的设计，而无需具体考虑单个模块。　　SoC的设计多基于深亚微米(DSM)和超深亚微米级工艺(VDSM)，当工艺技术达到0.35μm时，器件的延时与连线的时延相比，连线的时延已经不能忽略了，连线的

3、时延已经成为构成电路时延的主要部分。这就需要在设计时，改变设计的流程。由于互连线的长度对时序的作用十分显著，如果在逻辑设计阶段不充分考虑物理实现的各种问题，就会造成逻辑设计和物理设计的最终失败。解决的方法是在逻辑设计阶段充分考虑物理实现方面的问题，这样，就要将高层的设计和底层的版图设计紧密结合，作为整体来考虑。　　SoC是非常复杂的系统，测试这样复杂的系统，需要使用结构化和系统化的DFT(design-for-testability)的方法。将测试方法融入到设计的过程中，在设计的过程中，设计出方法、规则、实践方法和综合的规则，使设计和测试可以重复利用。IP

4、模块的设计和重用　　SoC系统设计的成败，直接依赖于IP模块的质量和将模块集成的工具。因为IP模块是预先设计好的，并经过了预先的验证，设计者可以把注意力集中于整个系统，而不必考虑各个模块的正确性和性能。使用IP模块可以简化系统设计，缩短设计时间。　　IP核分为软核(SoftCore)、硬核(HardCore)和固核(FirmCore)。软核用计算机高级语言(RTL和门级VerilogHDL和VHDL)的形式描述功能块的行为，但是并不涉及用什么电路和电路元件实现这些行为。软核可经用户修改，以实现所需的功能。但由于软核没有经过具体电路的验证，使其在应用到具体电

5、路的时候，有可能有不符合要求的方面。硬核的电路布局布线和工艺是确定的且不能更改，但因为其经过投片验证，所以正确性较好。固核是一种介于软核和硬核之间的IP，固核允许用户重新确定关键性能参数，具有一定的灵活性。　　在IP核的设计过程中，要使每个IP核具有可测试性同时对测试结构具有适应性。因为IP核的内部一般不可见，所以在测试时，要将其作为黑盒来进行操作。在设计时，必须对测试的可接入性和单个核的分离特性进行设计。　　同时，在IP核的设计中，要注意到IP核的可扩展性，在将其应用到不同领域的时候，不需要进行大的变化，还要注意版权的保护，采用适当的加密技术。基于平台设

6、计时，还要注意到IP库的合理的构架及稳定的IP数据基础结构，以便于有效的具体化及IP模块的快速查找。　　IP重用的一个重要的方面是IP模块的标准化。SoC设计中，集中了不同的各种IP模块，这些模块有不同编程风格及不同的接口结构，大大降低了IP模块重复利用的效率。为了规范化接口，提高复用的效率，虚拟接口插口联盟VSIA相应而生，其目标是建立统一的系统级芯片业的目标和技术标准，通过规定开放标准，方便多个IP模块的混合和匹配，加快SoC的开发。同时加强各SoC公司之间的协作，加快SoC基础设施的建设，解决支持下一代芯片的设计技术问题，协作消除多厂商IP重用中的障

7、碍。软硬结合的方法　　传统的IC设计方法采用硬件先行的方法，即先设计硬件，再根据算法设计软件。而在深亚微米设计中，硬件的费用是非常大的，当设计完成后，发现错误进行更改，要花费大量的费用和时间。在对时间和费用要求苛刻的今天，此种方法是不可行的。　　因而在SoC设计中，要求使用软硬件协同设计的方法。软硬件协同的方法可以使软件设计者在硬件完成之前接触到硬件模块，从而更好地设计硬件的驱动、应用程序、操作系统等软件，同时可以使硬件设计者尽早接触软件，为软件设计者提供高性能的硬件平台，减少了设计中的盲目性。　　软硬件协同设计的理论体系包括：系统任务描述、软硬件划分、软

8、硬件协同设计、软硬件协同验证以及与系统相关的低功耗设计、可测试性设计等。　　在SoC设计中，对软硬件的划分要从系统的角度，将软硬件完成的功能作均衡，以想要达到的目标为设计标准，在系统的复杂度一定时，使软硬件结合达到更高的性能。软硬件划分好以后，软件和硬件的设计一直是保持并行的，在设计过程中两者交织在一起，互相支持，互相提供开发的平台。SoC测试技术　　据近年来的统计，对IC设计进行测试验证所花的时间占到了整个设计过程中的60%以上。一个SoC系统，往往集成了各种不同种类不同的芯核。即使IP模块是预先验证好的，并不意味着它们集成在一起时整个系统就没有问题。同

9、时，在传统设计中可见的I/O管脚和信号，在SoC往往被设计成内部的