功率半导体器件(LDMOS VDMOS).pdf

《功率半导体器件(LDMOS VDMOS).pdf》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、东南大学国家专用集成电路系统工程技术研究中心PIC器件组关于功率MOSFET（VDMOS&LDMOS）的报告---时间日期：2009.11.12---报告完成人：祝靖1．报告概况与思路报告目的：让研一新同学从广度认识功率器件、了解功率器件的工作原理，起到一个启蒙的作用，重点在“面”，更深层次的知识需要自己完善充实。报告内容：1）从耐压结构入手，说明耐压原理；2）从普通MOS结构到功率MOS结构的发展；（功率MOS其实就是普通MOS结构和耐压结构的结合）；3）纵向功率MOS（VDMOS）的工作原理；4）横向功率MOS（LDMOS）的工作原理；5）功率MOSFET中的其它关键内容；（LDMOS

2、和VDMOS共有的，如输出特性曲线）报告方式：口头兼顾板书，点到即止，如遇到问题、疑惑之处或感兴趣的地方，可以随时打断提问。2．耐压结构（硅半导体材料）目前在我们的研究学习中涉及到的常见耐压结构主要有两种：①反向PN结②超结结构(包括RESURF结构)；2.1反向PN结（以突变结为例）图2.1所示的是普通PN结的耐压原理示意图，当这个PN结工作在一定的反向电压下，在PN结内部就会产生耗尽层，P区一侧失去空穴会剩下固定不动的负电中心，N区一侧会失去电子留下固定不动的正电中心，并且正电中心所带的总电量＝负电中心所带的总电量，如图2.1a所示，A区就是所谓耗尽区。图2.1b所示的是耗尽区中的电场

3、分布情况（需熟悉了解），耗尽区以外的电场强度为零，Em称为峰值电场长度（它的位置在PN结交界处，原因可以从高斯原理说明），阴影部分的面积就是此时所加在PN结两端的电压大小。从以上的分析我们可以称这个结构的耐压部分为P区和N区共同耐压。图2.2所示的是P+N结的情况，耐压原理和图1中的相同，但是在这种情况中我们常说N负区是耐压区域(常说的漂移区)，耐压大小由N区的浓度决定。APN0U(a)

4、E

5、

6、Em

7、U0(b)图2.1普通PN结耐压示意图（N浓度＝P浓度）图2.2P＋N结耐压示意图（N浓度<

8、，耗尽层在展宽（对于P+N-结来说，耗尽层展宽的区域为N区一侧，也就是耐压区一侧），峰值电场强度Em的值也在不断升高，但是当Em=Ec时，PN结发生击穿，Ec称为临界电场强度，此时加在PN结两端的电压大小就是击穿电压（BV）。不同材料的临界电场不同（如表2.1所示），同种材料不同浓度的临界电场也不同，但是对于硅材料来说，在我们目前关系的浓度范围之内，浓度变化对电场强度的影响不大，因10/14/2009Page-1-of9东南大学国家专用集成电路系统工程技术研究中心PIC器件组此我们可以将临界电场看成是一个定值。图2.3电场强度和电压的关系示意图Table2.1不同材料的临界电场2.2超结结

9、构（SuperJunction）（了解）除了上述所说的P+N-结结构之外，还有一种我们会接触到的耐压结构——超结结构。图2.4所示的就是超结结构。结构特点：将P+N-结中的N-区域换成了P/N交替排列的形式。简单工作原理：当结两端加电压（N侧加正电压）后，首先耗尽的是P/N交替排列的结构部分（原因：这部分浓度较低），它内部的电场的分布情况如图2.5所示，解释方法可以从高斯原理解释（口头说明）。这种情况下我们称耐压部分为超结部分。

10、E

11、Ec0图2.4超结结构示意图图2.5超结电场强度分布示意图2.3考虑半导体中“曲率”的影响以上我们考虑的都是平面结的情况，而实际中的平面结是不存在的，图2.6

12、所示的结构就是一种考虑了“曲率”影响下的PN结的耐压情况，红色线条表示的是电场线的方向（注：耗尽层和耗尽层中的固定电荷未画出，N区一侧是正电中心，P区一侧是负电中心），而电场强度就是电场线的密度，从图中可以看出在“曲率”大位置处的电场强度最大，最容易发生击穿的位置也在此处，是我们设计中所要考虑的重点之一。解决上述现象有很多终端结构，我们常见的一种就是场板结构，如图2.7，它的工作原理：当N端加正电压，在场板上会感应出负电荷，那么在曲率密集处的电场线就会一部分终止与场板，从而缓解“曲率”大位置处的电场压力。（其中的场板的结构也有很多种，同学们可以自己了解）图2.6曲率对电场线分布的影响图2.

13、7加有场板结构的示意图10/14/2009Page-2-of9东南大学国家专用集成电路系统工程技术研究中心PIC器件组3．普通MOS结构到功率MOS结构的发展1早在1968年，有人提出用MOS结构做高频功率放大，该MOSFET的结构如图3.1a所示（其实就是一个普通MOS结构加了一个耐压结构），由于P型衬底也接低电位，故常将衬底接触电极和源极短接。此结构缺点：占用芯片表面积大，并且随着耐压的增加，情况会更严重。随后，有人