数模混合信号soc测试关键问题研究

数模混合信号soc测试关键问题研究

ID:23516382

大小:2.76 MB

页数:49页

时间:2018-11-08

数模混合信号soc测试关键问题研究_第1页
数模混合信号soc测试关键问题研究_第2页
数模混合信号soc测试关键问题研究_第3页
数模混合信号soc测试关键问题研究_第4页
数模混合信号soc测试关键问题研究_第5页
资源描述:

《数模混合信号soc测试关键问题研究》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、数模混合信号SoC测试的关键问题研究数字信号输入数字信号输出数字电路模块模拟信号输入模拟电路ADCDAC模拟模拟信号输出模块1电路模块3模拟信号输入模拟电路模块2图1-1数模混合信号SoC的结构示意图从图1-1中可以看到,虽然数模混合SoC是集成在同一个底片上的,但是其数字电路模块和模拟电路模块在功能上一般是分开的,两者通过ADC、DAC进行衔接。通常,数模混合SoC的测试时将数字模块与模拟模块是分开测试的。对于数字模块的测试,数字电路中绝大多数故障都可以用S-a-1和S-a-0的故障模型来表征,即故障总数是有限的。进行可以构造出一个与该故障

2、特征相对应的字典来对故障进行检测或诊断。对于数字电路测试的主要目的是降低测试成本,而SoC的测试时间直接决定着测试成本的高低,因此怎么样降低测试时间,从而来达到降低测试费用的目的,成为SoC测试的当务之急。测试调度优化是降低测试时间的重要途径,因此测试调度优化是测试的关键问题。对于模拟部分的测试,模拟电路中的输入和输出都是连续,参数通常也是连续的,难以像数字电路建立一个统一的故障模型;模拟电路中的元件参数的容差性会导致故障的模糊性。这些特点使得模拟电路测试技术的发展滞后于数字电路。模拟电路测试的关键问题还是故障的诊断。§1.3SoC测试调度国

3、内外研究现状随着集成电路设计技术的发展,其测试技术也开始被国际上很多专家学者以及科研院校展开深入研究。近年来,国内外很多专家学者就SoC的多目标测试优化即测试时间和测试功耗方面做了大量的研究,并提出大量的关于测试结构、测试生成、集成优化等方面的方法以及改进措施,以期降低测试过程中的开销,缩短SoC总的测试时间,提高测试故障覆盖率,进而取得了一定的研究成果。在SoC测试研究方面,我国较国外一些学者和研究机构晚,而且国内主要集中在SoC的设计领域,对于测试研究的投入相对甚少。近十年来,SoC被广泛应用于各个领域,国内的很多重点院校和科研机构也开始

4、慢慢对SoC测试开始研究,并取得了一些重要成果。在国外,SoC的测试不论是关于测试访问机制(TAM),还是测试壳Wrapper的2万方数据第一章绪论优化设计方面做了较多且深入的研究,在特定功耗的约束条件下,进而来降低SoC的测试时间。自从IEEE1500标准被提出以来,得到了世界各国研究机构和电子器件研发公司的密切关注,ARM公司成为业内第一个支持该标准的IP核供应商,Agilent[5]公司和Synopsys公司也紧随其后,共同推动了SoC测试技术的发展与完善。在测试时间优化研究方面,IyengarV,ChakrabartyK和Marini

5、ssenE.J共同研究了SoC的测试壳(Wrapper)和测试访问机制(TAM)的联合优化问题,将测试问题划分为PW、PAW、PPAW、PNPAW四种情况进行研究,对于每一种特定的情况,应该采用相应的算法来对目标进行优化,最大化的缩短测试所需时间,并且采用了整数线性规划[6][7]ILP(IntegerLinearProgramming)算法来优化SoC,最小化测试时间。Y.Huang将TAM宽度与测试时间之间的关系采用二维集装箱模型来研究,并取得了非常不错的[8]结果。在功耗研究方面,HaidarM.Harmanani和HassanA.Sa

6、lamy研究了在特定功[9]耗约束条件下,采用遗传算法来解决SoC的测试调度问题;V.R.Devanathan,C.P.RavikumarV.和Kamakoti提出了一种层次型扫描测试方案,利用该方法可以减少SoC的‖daisy‖模式的测试时间,并且降低电路节点电平的翻转速度,最终达到降低了[10]测试功耗的目的。国内研究状况:国内的诸多知名科研院所,如中科院计算所、北京大学深圳研究院、合肥工业大学、哈尔滨工业大学、电子科技大学和桂林电子科技大学等机构针对SoC的测试问题做了大量的研究工作。近几年来,国内研究的主要成果有:中国科学院的胡瑜等为

7、了缩短SoC测试时间采用粒子群优化算法和分合策略对IP核内部扫描[11]链进行优化;哈尔滨工业大学自动化测试与控制系的邓立宝等采用交叉熵方法来研[12]究测试调度问题;复旦大学电子工程系CAT研究室的黄维康进行测试通路结构设[13]计优化方面的研究,提出一种基于遗传算法的优化算法来设计测试通路结构;电子科技大学自动化工程学院的谢永乐教授等采用结构无关主输入公用扫描寄存器来缩[14]短扫描链的长度,进而减少测试时间;浙江大学信息与通信工程研究所的张永光教授等采用神经网络技术对SoC测试进行调度,同时采用试探性随机搜索技术对神经[15]网络进行改

8、进,在一个合理的计算时间内能够找到最优解;北京大学深圳研究院的[16]崔小乐等一直从事着将蚂蚁算法与SoC测试优化相结合的研究;桂林电子科技大学电子工程与自动化学院

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。