实验一算术逻辑单元alu

《实验一算术逻辑单元alu》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、术逻辑单元ALU姓名：曾智超班级：软件2班学号：2013551722实验日期：2014年10月22日术逻辑单元ALU姓名：曾智超班级：软件2班学号：2013551722实验日期：2014年10月22日术逻辑单元ALU姓名：曾智超班级：软件2班学号：2013551722实验日期：2014年10月22日实验软件：Quartus13.0实验器材:SOPC_EDA现代计算机组成原理实验系统Cw48-Cp++实验操作系统：MicrosoftwindowsXP实验目的1.理解算术逻辑单元ALU的工作原理。2.掌握算术逻辑单元A

2、LU的设计方法。3.验证32位算术逻辑单元ALU的加、减、与、移位功能。4.按给定数据，完成几种指定的算术和逻辑运算。实验要求1、做好实验预习，掌握运算器的数据传送通路和ALU的功能特性，并熟悉本实验中所用的控制台开关的作用和使用方法。2、写出实验报告，内容是：①实验目的；②按理论分析值填写好表1-2、表1-3,给出对应的仿真波形。③列表比较实验数据（2）的理论分析值与实验结果值；并对结果进行分析。实验结果与理论分析值比较，有没有不同？为什么？④通过本实验，你对运算器ALU有何认识，有什么心得体会？实验内容算术逻辑

3、单元ALU的设计如图1-1所示。其中运算器addsub32能实现32位的加减运算。参加运算的两个32位数据分别为A[31..O]和B[31..O]，运算模式由aluc[3..O]的16种组合决定，而aluc[3..O]的值由4位2进制计数器LPM_COUNTER产生，计数吋钟是Sclk(图1-1)；r[31..O]为输出结果，Z为运算后的零标志位。ALU功能如表1-1所示。表1-1ALU的运算功能选择端alucALU功能3210*000R=A加忍*001R=A^B*010=A㊉B*100F=A-B*101R=A+B

4、*110R=将B逻辑左移16位0011R=B逻辑左移4[4..O]位0111R=B逻辑右移4

5、4..0

6、位1111R=B算数右移4[4..0]位注1、*表示毎一位都移至下一更高有效位，“+”是逻辑或，“加”是算术加实验步骤(1)设计ALU元件在QuartusII环境下，用文本输入编辑器TextEditor输入AUJ.V算术逻辑单元文件，编译VerilogHDL文件，并将ALU.V文件制作成一个可调用的原理图元件。(2)以原理图方式建立顶层文件工程选择图形方式。根据图1-1输入实验Hl路图，从QuartusII的基本

7、元件库中将各元件调入图形编辑窗!■!、连线，添加输入输出引脚。将所设计的图形文件ALILsy.bdf保存到原先建立的文件夹屮，将当前文件设置成工程文件，以后的操作就都是对当前工程文件进行的。(1)器件选择选择Cyclone系列，在Devices中选择器件EP1C12QC240C8。编译，引脚锁定，再编译。引脚锁定后需要再次进行编译，方能将锁定信息确定下来，同时生成芯片编程/配置所需要的各种文件。(2)芯片编程Programming(可以直接选择光盘中的示例已完成的设计进行验证实验)打开编程窗口。将配置文件ALU_s

8、y.sof卜*载进GW48系列现代计算机组成原理系统中的FPGA中。(3)选择实验系统的电路模式是NO.O，验证ALU的运算器的算术运算和逻辑运算功能实验原理图输入端CLR负责时钟信号，AD_B1和IN负责数据的输入。DA、DB、R和Z为输岀端口。引脚分配:AD_B1InputPIN__2352B2__N2PIN__2353.3-VLVTTL24mAALU[3]OutputPIN__1683B3__N0PIN__1683.3-VLVTTL24mAALU[2]OutputPIN__1673B3__N0PIN_1673

9、.3-VLVTTL24mAALU[1]OutputPIN,_1663B3__N0PIN__1663.3-VLVTTL24mAALU[O]OutputPIN..1653B3._N0PIN__1653.3-VLVTTL24mACLRInputPIN__2392B2__N2PIN__2393.3-VLVTTL24mADAp]OutputPIN__201Bl__N0PIN__203.3-VLVTTL24mADA[6]OutputPIN__191Bl__N0PIN__193.3-VLVTTL24mADA[5】OutputPI

10、N._181Bl__N0PIN__183.3-VLVTTL24mADA[4]OutputPIN__171Bl__N0PIN_173.3-VLVTTL24mADA[3]OutputPIN__161Bl__N0PIN__163.3-VLVTTL24mADA[2]OutputPIN__151Bl__N0PIN__153.3-VLVTTL24mADA[1]Outpu