实验一原理图输入设计

《实验一原理图输入设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、实验一原理图输入设计一、实验目的1.熟悉QuartusTT9.1软件的使用。2.通过半加器的设计，让学生掌握原理图输入的设计方法。3.初步了解可编程器件设计的全过程。二、设计原理计算机中数的操作都是以二进制进位的，最基木的运算就是加法运算。按照进位是否加入，加法器分为半加器和全加器电路两种。计算机中的异或指令的功能就是求两个操作数各位的半加和。一位半加器有两个输入、输出，如阁1-1。（被加数）Ai（被加数）Bi

2、»（半加和〉Hi半加器（本位进位）。图1-1一位半加器示意图表1-1半加器真值表输入

3、输山BiAiHiCi0000011010101101一个半加大路的真值表如表1-1所示，根据真值表可得到半加器的函数表达式：Hi=Ti•Bi+Ai•百i=Ai®BiCi=Ai^Bi三、程序设计.按照表1-1半加器的电路图添加器件并连线。要想实现半加器的功能，需在图上添加一个二输入与非门及一个二输入异或门共同组成•-个半加器，同吋要添加4位功能选择位M[3..0]并设置状态为0001，使得16位拨码开关接到16位数据总线上。半加器原理图如下：四、程序分析输入输岀BiAiHiCi0000011010

4、101101由表可知，Hi与Ai,Bi的关系满足异或关系，Ci与Ai,Bi的关系是与的关系。五程序调试1.编译过程中出现Error:Thecoresupplyvoltagevalueof’1.0V’isillegalforthecurrently,需要简单修改一下*.qsf文件，找至ll“set_global_assignment-nameNOMINAL_CORE_SUPPLY_VOLTAGE”这一行代码，€里面的1.0V改成1.2V。并保存*.qsf文件。再次编译，程序无错误。务Krf.®iJ

5、e-4KJ

6、$holLoddoi.qU-E3MV%%a丄3•:70737778?9SOA5w*9293849899909192BiendEDATCCLSETTINGS(edasisrjlation)sez_glcfc«I_&35L7R2«LX-i&=e•♦z_lc-cazioa_a««i9wr*tntPZK_5€^-iccAtica_as3icn2>fir.t?2Nae^lccaLioa_aasigns»ntP2JJ_覆《*:二ldUczCaaaicnff/ent?Z)fse^^glcfcai^

7、assiynsect-xa=ei€Z_glcfcAi_aa3igM»i:s-saacse^ClcfcAl^Assi^i^c---a=«»e:glcfcelassiqnaer，:：一z&aeLl/Vhd.vhdVXDL_r：L£P»-?OK(C>9-toMCIT7-toK(J:T€-X0M[3«XX_RCCT_R£SXOXOS-aec^xon_xd"RoccRegiWLL^CK3hSTATSICCZSD-^zicsid"RoszRegion"Ml5-CCS£-?U»moy-:£H?0X&Xccai

8、JUJJ^TZO：rT£KP85毳■SAaese^_Qlcb«l_a3Siana«nt-soae3ez_^lofci7ns«i:z-xaae»e^_0lcfc^l_Assign»5ct-naae»e^_glcfcol_&35i7r-=«c--xa=e•♦^glcfcal^attignff^nz-r.an*Assi貧-xaaesez_glofc*l_A9>igr4oer.z-xaae5e^_olcbdl_a58ion»±ct-nAaese^^glcfcai^assiynsesx-xa=

9、e^CWI：rALCORES7FFLYVCLTA3•JJZ-CCUr:5URATICK_D*7：CErrciccrz:::ccxfz3trat:c^dsvzcss?:s:6FORCS^CCWF：SURATICe

10、LTDSVZCSF：LTER"PACKA5eF35ATIKZQ0f3TJlULYlCO3NZRJJ：5^Y3I3CJ:TIXIQU2STDOXFF.RIECVALOS：C*©:2添加管脚信息，餘合完成后，网表信息会生成。选择Assignments/PinPlanner进行管脚锁定，锁定所有的输入输出管脚。以半加器为例。半加器的两个输入管脚名为a、b对应拨码开关SW1、SW2；两个输出对应109,1010,两个输出管脚名为c和s,其中c表示进位，s表示相加结果。M[3..O]、SW1、SW2、10