lonworks总线多点i-o智能节点的开发

lonworks总线多点i-o智能节点的开发

ID:22371429

大小:51.50 KB

页数:6页

时间:2018-10-28

lonworks总线多点i-o智能节点的开发_第1页
lonworks总线多点i-o智能节点的开发_第2页
lonworks总线多点i-o智能节点的开发_第3页
lonworks总线多点i-o智能节点的开发_第4页
lonworks总线多点i-o智能节点的开发_第5页
资源描述:

《lonworks总线多点i-o智能节点的开发》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、LonWorks总线多点I/O智能节点的开发

2、第11NeuronC3150神经元芯片的特点NeuronC芯片既是Lonotorola两家公司生产,主要包括NeuronC3150和NeuronC3120两种系列。3150芯片中包括E2PROM、RAM存储器,同3120芯片的区别在于它无内部ROM,但具有访问外部存储器的接口,寻址空间可达64KB。从这一点来说,3150比3120在节点开发上具有更好的灵活性。3150芯片内部带有3个8位微处理器:1个用于链路层的控制,1个用于网络层的控制,1个用于执行用户的应用程序。该芯片还包含11个I/O口和完整的LonTalk通信协议,同时具有通信和控制功能

3、。2基于神经元芯片智能节点的开发方法基于补经元芯片开发的智能节点具有结构简单、成本低等优势,其开发方法可分为两种。①基于控制模块的硬件设计方法。采用这一方法的优势是可缩短产品的开发周期,因为控制模块通常都集成了补经元芯片、;Flash程序存储器、收发器以及RAM等,用户只需设计自己的应用电路即可完成节点开发。②其于收发器的硬件电路设计方法。采用这一方法可以降低节点成本,提高节点的市场竞争力,但是这需要在考虑应用电路设计的同时考虑神经元芯片与Flash存储器及RAM的接口电路。这对于电路板的设计加工及生产工艺的要求都较高。3智能节点的电路设计节点采用主、背板结构。主板上集成有控制电路、通信电路

4、和其它附加电路。智能节点主板结构如图1所示;背板设计为两种多点I/O模块(包括多点数字I/O模块和多点模拟I/O模块);主、背板之间采用统一标准的20针接口。采用主、背板结构设计法,使得此智能节点的应用领域更为广泛,适用性、通用性和功能都大大增强,对于节点应用程序的开发也更为灵活。3.1主板电路设计500)this.style.ouseg(this)">3.1.1控制电路控制电路主要由神经元芯片、片外存储器和主背板接口电路等组成。各元器件功能如下。①神经元芯片。采用Toshiba公司生产的3150芯片,主要用于提供对节点的控制,实施与Lon网的通信,支持对现场信息的输入输出等应用服务。②片外

5、存储器。采用Atmel公司生产的AT29C256(Flash存储器)。AT29C256共有32KB的地址空间,其中低16KB空间用来存放神经元芯片的固件(包括LonTalk协议等)。高16KB空间作为节点应用程序的存储区。采用ISSI公司生产的IS61C256作为神经元芯片的外部RAM。③主、背板接口电路。用于主板与多点I/O模块的电气连接。3.1.2通信电路通信电路的核心——收发器是智能节点与Lon网之间的接口。目前,Echelon公司和其他开发商均提供了用于多种通信介质的收发器模块。本智能节点采用Echelon公司生产的适用于双绞线传输介质的FTT-10A收发器模块。3.1.3附加电路附

6、加电路主要包括晶振电路、复位电路和Service电路等。①晶振电路。为3150神经元芯片提供工作时钟。②复位电路。用于在智能节点上电时产生复位操作。另外,节点还将一个低压中断设备与3150的Reset引脚相连,构成对神经元芯片的低压保护设计,提高节点的可靠性稳定性。③Service电路。专为下载应用程序设计。Service指示灯对诊断神经元芯片固件状态有指示作用。3.2I/O扩展电路设计3150神经元芯片包含11个通用口,用户可根据不同的需求进行灵活配置,以便于同外部设备进行接口。但是对于输入和输出(I/O)数量需求较大的外围设备,11个I/O口显然不能满足。虽然可以依靠增加节点数量来满足外

7、围需求,但是这样做不仅成本价格高而且增加了安装的工作量,维护也不方便。因此,通过增加外围电路实现I/O扩展,成为多点I/O智能节点开发的重要部分。I/O扩展设计包括多点模拟模块设计和多点数字模块设计。具体扩展方案实现如下。500)this.style.ouseg(this)">3.2.1多点模拟模块设计多点模拟模块主电路如图2所示。TLC2543是支持SPI串行总线的11路模拟通道12位逐次逼近型模数转换器。CS(pin15)片选信号端接IO0;DATAINPUT(pin17)为串行数据输入,其中4位串行地址用于选择下一个被转换的模拟通道或测试电压寄存器;DATAOUTPUT(pin16)输

8、出模数转换的结果;CLK是维持A/D转换正常工作的输入输出时钟。值得注意的是,时钟信号频率较高,任何一点干扰都可能影响模块的正常工作。在CFLK上串联或并联一支电阻可以起到很明显的抗干扰效果,保证A/D模块的稳定(本模块中,CLK接IO8,DATAINPUT接IO9;DATAOUTPUT接IO10)。TLC2543还有一个特点;IO9输入数据的同时,IO10输出的是上一次A/D转换的值,因此,在编写Neuro

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。