欢迎来到天天文库
浏览记录
ID:22323228
大小:50.00 KB
页数:5页
时间:2018-10-28
《分段式双通道高速数据采集与处理系统》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库。
1、分段式双通道高速数据采集与处理系统
2、第1内容加载中...摘要:提出了一种分段式双通道高速数据采集系统的设计方案。对其中高速A/D、高速存储、智能控制以及接口译码等模块进行了介绍。该设计方案解决了高速实时信号与接口总线之间的速度兼容问题,单双踪采样频率可调,具有较好的工业应用价值。关键词:数据采集双通道静态RAM频率可调总线接口本文设计并实现了一种分段式双通道高速数据采集与处理系统,与CP机信号处理软件系统结合,可很好地实现各种高速信号的采集与分析。该系统通过高速静态RAM,分段存储经A/D转换得到的数据,从而解决
3、了高速实时信号与接口总线之间的速度兼容问题;系统内含两路羡并行采样通道,因其器件参数、控制时序完全一致,可实现双通道同步采集数据,满足两路高速信号之间的特性差异对比需求;采样频率范围为500Hz~300MHz,适用于大部分形成的信号,具有较好的工业应用价值。系统主要由高速A/D、高速存储、智能控制和总线接口四个部分组成,其结构图如图1所示。500)this.style.ouseg(this)">1高速A/D转换器本系统中,高速A/D转换器选用SONY公司的CXD1175A,60mOS器件,采样位数8位;最高要样速
4、率35MHz;外部时钟;单端信号输入;+5V电源供电;片内带有采样/保持器;8位并行数据输出;24引脚SOP封装。周边电路原理如图2所示。参考电压的稳定程度对A/D转换而言是非常重要的,它决定着转换的准确性。CXD1175A有高、低参考电压输入端,参考电压由两电压差值决定。本设计令低端接模拟地,从而与输入信号(单端)保持一致;而高端电压采用MAXIM公司的MAX1615,输出高稳定度3.3V箝位电压。高频信号的幅值一般比较小,500)this.style.ouseg(this)">为取得良好的信号分析性能,需对信
5、号进行放大。MAX4119是四电流反馈型运算放大器,可以保证性能一致的前掉下,为两通道提供两级放大功能。2高速存储高速存储是本设计中的一个关键环节。由于PC机总线速度和多时钟工作原理的限制,通过接口总线直接采集数据的速率是非常受限制的。通过采集系统中使用的高速静态RAM,分段存储经A/D转换得到的数据,可解决高速实时信号与接口总线之间的速度矛盾。根据需求本系统采用CYPRESS公司的CY7C128A-15。CY7C128A-15是高速、低功耗2KB×8静态RAM,读写周期为15ns,具有8根数据输入/输出线、片选
6、以及读写控制线。数据线同时与A/D输出口和主机接口相连,通过改变读写控制位的状态,达到数据分段处理的目地。工作原理如图3所示。本系统中,各通道数据采集长度为2K,当采样点数达到预期的数量时,利用地址信号A11改变RAM的写有效位状态,同时向主机申请中断,主机发出信号改变需要读入通道RAM的读有效位,即完成RAM内数据的读入。在总线工作周期,RAM的地址由主机产生;在A/D转换数据写入RAM过程中,RAM的地址由控制逻辑提供。3定时与控制逻辑500)this.style.ouseg(this)">在本设计中,定时与
7、控制逻辑无差别地同时作用于两通道,其完成的工作包括:(1)提供电路工作时钟,实现采样频率可调。根据系统要求,总线发送相应分频字,通过可预置计数器,从既定频率源得到提需工作时钟。MC74F269是可预置8位二进制同步计数器,计数频率高达115MHz,采用两片同步工作的方式,可对60MHz晶振输出进行28×28范围内分频,实现所需工作时钟。工作原理如图4所示。在通常的数据采集系统中,数据采集的过程是通过对A/D转换器的控制实现的。但对于一个高速采集系统而言,这种方法有局限性。因为高速A/D建立稳定的工作状态需要相当长
8、时间,频繁改变A/D的工作状态会影响采样的速度和精度,使系统满足不了高速采集的要求,并造成信号的失真。在本设计方案中,分频时钟输出并不直接作用于高速A/D。自通电起,A/D及时时钟电路始终处于工作状态,同步命令通过对静态RAM与A/D之间的缓冲器片选进行控制,即允许或禁止对RAM写入,实现对采样数据的取舍。(2)提供静态RAM的地址信号、写有效信号以及发出中断请求信号。在A/D转换数据写入RAM过程中,RAM的地址由控制逻辑提供;同时控制逻辑发出RAM写有效信号,令数据顺序写入相应地址;当RAM写满时,令RAM写
9、无铲,500)this.style.ouseg(this)">并向主机发出中断申请。本设计采用三片MC74AC161作为地址计数器,它是4位二进制同步计数器,利用高位片的A11位输出,控制RAM写入动作及向主机申请中断。4接口译码本系统与主机的数据通讯采用ISA总线接口方式,仅占用一个I/O地址,采样数据通过内存直接映像方式读入,双通道共占用4K直接映像地址。设计中采用G
此文档下载收益归作者所有