42mx系列fpga及其应用

《42mx系列fpga及其应用》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、42MX系列FPGA及其应用

2、第1摘要：Actel公司生产的42MX系列产品是一种反熔丝多路开关型的场式可编程门阵列器件（FPGA），文章介绍了42MX系列FPGA的结构和特点，并给出了用它设计的一个视频显示控制器的应用电路。关键词：FPGA反熔丝视频显示控制器42MX500)this.style.ouseg(this)">1概述Actel公司生产垢42MX系列反熔丝型FPGA是采用先进的CMOS工艺制作的，其内部运用了专利的金属-金属反熔丝元件。而反熔丝互连就象纯金属互连一样，但它与用晶体管开关的SRAM互连截然不同。由于ActelFPGA采用反熔丝技术

3、，因此这类FPGA是永久性编程的，在通电时能即时工作，而不必携带通电系统引导程序的PROM。因此，与SRAM的FPGA相比，42MX不失为一种高性能的FPGA。此外，Actel的42MX系列还设计了特殊的低功率“休眠”模式。表1所列是42MX系列FPGA资源介绍。表142MX系列FPGA资源型号42MX0942MX1642MX2442MX36门900160002400036000I/O（最大）104140176202触发器（最大）51692814101822逻辑模块684123218902438SRAMBITSN/AN/AN/A1560表2引脚功能引脚命令

4、功能描述CLKA、CLKB时钟分配网络的输入脚，也可当I/O用QCLKA/B、C、B象限时钟输入。当不用于寄存器控制信号时，可作I/O用I/O输入/输出MODE控制多功能脚（DCLK、PRA、PRB、SDI、TDO）的用途，当MODE=H时，我功能脚各有其用途，当MODE=L时，多功能脚作I/O用。为了方便拉高电平，该引脚常通过一个10kΩ电阻接地DCLK诊断探测和器件编程用时钟PRA、PRB输出器件内部节点的数据，用于诊断探测SDI串行数据输入。用于诊断探测和器件编程TCLK测试时钟，时钟信号使JTAG数据移入器件TDI测试数据输入，JTAG指令和数据的

5、串行输入TDO测试数据输出，JTAG指令和数据串行输出TMS测试模式选择，JTAG测试模式的串行输入VCC电源VCCA阵列内核电源VCCII/O单元电源LP在该引脚驱动到高电平800ns后，器件进入低功率模式，此时，所有I/O都处于三态，所有输入缓冲器关闭，内核全部断电，当LP=L时，器件退出低功率模式2引脚功能42MX系列FPGA有PLCC、TQFP、VQFP、PQFP、BGA等多种封装形式，其引脚功能说明见表2所列，其中的TCLK、TDI、TDO、TMS被用于JTAG边界扫描测试。500)this.style.ouseg(this)">3结构在Acte

6、l的多路开关型结构中，其基本模块是一个多路开关配置。多路开关的每个输入接到固定的电平或输入信号可实现不同的逻辑功能，把大量的多路开关和逻辑门连接起来，可以构成大量函数的逻辑块。42MXFPGA由逻辑模块、布线资源、时钟网络和I/O模块构成。此外，42MX36还带有双端口RAM。500)this.style.ouseg(this)">3.1逻辑模块42MX器件包括组合模块（C模块）、时序模块（S模块）和译码模块（D模块）三个典型的逻辑模块。a.组合模块图1所示为组合模块图，其输出函数为：Y=!S1*！S0*D00+！S1*S0**D01+S1*！S0*D10

7、+S1*S0*D11其中S0=A0*B0，S1=A1+B1b.时序模块S模块由组合逻辑加时序元件构成，其时序元件可以是D触发器也可以是锁存器，由它们所构成的S模块分别如图2中的（a）、（b）、（c）所示。另外，S模块中的寄存器可以被旁路，这一点与C模块相同。c.译码模块500)this.style.ouseg(this)">D模块能够提供42MX器件宽的译码功能，其速度可以匹配CPLD或PAL。输出的高有效还是低有效由可编程的相器来决定。D模块图如图3所示。D模块一般分布于器件的周边。3.2多路I/O模块多路I/O模块用于提供内部逻辑阵列与器件管脚之间的接

8、口，如图4所示。I/O模块有三态缓冲器，输入/输出锁存器或寄存器。可配置为：（1）直接输入、锁存器或寄存器输入；（2）直接输出，锁存器或寄存器输出；（3）双向I/O等。3.3布线结构42MX结构采用水平和垂直布线来内连各种逻辑模块和I/O模块，这些布线以长线或“段”的形式实现金属互连，并且仅用两个反熔丝元件互连就可使各种段长度满足90%以上的设计布线。而段则可通过反熔丝元件连在一起，直至整个线长。所有互连均可通过最大四个反熔丝元件来完成。a.水平布线水平通道位于模块行之间，500)this.style.ouseg(this)">由若干线组成。在通道内水平线

9、可以被分成几个段，最小的水平段线长可与一模块宽度匹配，而最大的水平