3cd103pnp大功率低饱和压降晶体管研制报告

《3cd103pnp大功率低饱和压降晶体管研制报告》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、3CD103PNP大功率低饱和压降晶体管研制报告摘要:该产品的研制是军用电子元器件科研项目,产品采用外延台面扩散结构,具有电流特性好,饱和压降小,击穿电压高,高可靠性和电特性。　　关键词:新产品大功率低饱和压降　　:TN322:A:1007-9416(2010)08-0145-01　　　　1前言　　1.1概述:研制背景　　功率晶体管自诞生以来,经过几十年的不断发展,国内外功率晶体管生产工艺已较为成熟,但相对而言,在双极型功率晶体管中,PNP型的品种、类型远低于NPN型产品,由于PNP型功率晶体管在线路设计中可与NPN型相互配合,因此,在多数军事装备中都可

2、以运用它们组成功能齐全的基本电路,为了国防事业的进一步发展与腾飞,我公司承担了一些PNP型大功率晶体管品种的研制工作。　　1.2主要电参数(合同要求)(表1)　　　　2设计方案　　2.1产品特点及设计原则　　3CD103PNP型大功率低饱和压降晶体管具有电流特性好,饱和压降小(实际测量值小于0.3V),击穿电压高(VCEO>200V,VEBO>9V)而国内外同类型的晶体管VCEO达到200V以上的较少,根据要求我们确定采用外延台面技术,在原功率晶体管的基础上,进行产品的优化设计,提高产品的可靠性和电特性,满足研制合同的要求。　　2.2芯片设计　　2.2.

3、1产品的横向结构参数的设计(版图设计)　　根据3CD103产品的功率、电流、工作电压和饱和压降的要求,结合我厂现有的工艺条件以及现有产品的设计经验,设计中我们尽是量留有余量,　　为了晶体管的性能较好,发射极周长与发射区面积比达到最优值,采用5.5*5.5mm2的光刻版图,此版图的发射面积和周长能够满足3CD103大功率晶体管的要求,　　2.2.2产品纵向结构参数设计　　由于PNP功率晶体管制作工艺不同于NPN型,发射区为硼,在相同条件下,硼在硅中的固溶度比磷相差数十倍,使其发射率降低,hFE较为难做,另外,由于NPN管的基区少子为空穴,在同样杂质浓度下,

4、电子扩散系数比空穴扩散系数大一倍以上,使PNP管少子的基区渡越时间比NPN管要求,使PNP管的功率特性,电流特性和频率特性都要受到很大影响,因此,我们在设计中,在保证VCEO和IC的前提下,兼顾hFE,尽量做到满足合同要求。　　外延台面工艺设计。由于PNP型硅晶体管在一般情况下制造比较困难,这是因为在进行扩散时,如果采用电阻率比较高的P型硅片,那么会发生一种“沟道现象”,即在集电结的表面部分产生一种反型的N型导电层,从而使基区延伸,集电结露在外,易受沾污,使集电极反向耐压降低,为避免沟道现象产生,只得选用电阻功率比较低的硅片作为集电区,而这又会使集电极反

5、向耐压降低.因此我们采用P+硅单晶片上生长一层P-外延,将这两个方面问题解决,为了精确控制结深,基区和发射区采用扩散工艺便于控制Hfe;同时考虑到3CD103对低饱和压降的要求高阻集电区采用外延工艺制作,使其高阻区厚度可严格控制,可使产品的Rcs较小Vces较小,可满足低饱和压降的要求。　　外延台面晶体管总的集电极电阻比普通台面管减少好几倍,从而增大了晶体管的功率(以满足大功率的要求)和提高工作电压。最终采用外延台面工艺。　　因此,最终结构参数如下:工艺类型:外延台面型。外延电阻率:ρC=10～15Ω.cm。外延层厚度:dC=35～40μm。基区结深:X

6、jc=30～35μm。发射结深:Xje=10～15μm。基区薄层电阻:RSB=100～150Ω/□。发射区薄层电阻:RSE=5～10Ω/□。　　2.3产品的工艺流程设计如下:　　P+硅单晶片→外延基区扩散→发射区光刻→发射区扩散→基区接触孔光刻→基区接触扩散→刻槽→玻璃钝化→引线孔光刻→蒸铝→反刻铝→合金→背面减薄→喷砂→背面金属化→中测→划片清洗→烧结→压焊→封帽→电镀→高温储存→成测→打印包装　　　　3解决的关键技术问题　　3.1PNP管hFE的控制技术　　由于制作PNP晶体管的特殊之外,使得PNP管的hFE难以控制和偏低,对于其基区磷予扩的温度和时

7、间如果控制不好,容易造成再扩散后薄层电阻偏小,hFE达不到要求,时间控制不好,若较短R□又过于分散,hFE的偏差较大。经过分析、失验,在多次失败的基础上总结出较为合理的基区予扩、再扩和发射区扩散的工艺条件,使hFE控制在较好范围内。　　3.2VCES的控制技术　　3CD103要求较低的饱和压降VCES,为了达到此要求,管芯材料的电阻率,厚度均要求最佳值,同时,在背面金属化时,要选用ρ小的金属,同时,在衬底扩散时,经过多次摸索,确定最佳的炉温和时间,通过以上方法以达到较低的VCES。