数电知识之锁存器和触发器

数电知识之锁存器和触发器

ID:21689100

大小:2.64 MB

页数:59页

时间:2018-10-20

数电知识之锁存器和触发器_第1页
数电知识之锁存器和触发器_第2页
数电知识之锁存器和触发器_第3页
数电知识之锁存器和触发器_第4页
数电知识之锁存器和触发器_第5页
资源描述:

《数电知识之锁存器和触发器》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、数电知识—锁存器和触发器本章重点内容:掌握触发器、锁存器的分类;了解各种触发器、锁存器的电路结构、工作原理及动作特点;掌握各种触发器的逻辑功能及功能的相互转换。5.1概述锁存器、触发器与逻辑门一样,是组成数字系统的基本单元电路。与逻辑门不同的是它们具有记忆功能。把能够存储一位二进制的基本单元电路统称为触发器(Flip-Flop)。为了实现记忆一位二值信号的功能,触发器必须具备以下两个特点:1、具有两个能自行保持信号的功能,用来表示逻辑状态的0和1;2、在触发信号的操作下,根据不同的输入信号可以置成1或0状态即从一种稳定状态转换成另一种稳定状态,当触发信信号消失后,新的状态

2、被保持下来。由于采用的电路不同,触发的信号的触发方式不同:电平触发、脉冲触发和边沿触发三种。分类:根据触发器逻辑功能的不同分为:SR触发器JK触发器D触发器T触发器根据锁存器的逻辑功能不同分为SR锁存器和D锁存器5.1概述锁存器与触发器电路都有两个互补的输出端Q和Q,其中Q的状态定义为其输出状态。将触发器在接收信号之前所处的状态称为现态(初态),用Qn表示;而将接收信号之后建立的新的稳定状态称为次态(新态)以Qn+1表示。锁存器与触发器的差异:锁存器对脉冲电平敏感的存储单元电路,它只在输入脉冲的高电平(或低电平)期间对输入信号敏感并改变状态。触发器对脉冲边沿敏感的存储单元

3、电路,它只在触发脉冲的上升沿(或下降沿)瞬间改变其状态。5.1概述A、SR锁存器1、基本SR锁存器I、由与非门构成的SR锁存器5.2锁存器5.2锁存器根据与非门的逻辑特点,锁存器的逻辑表达式为:工作原理:5.2锁存器0101RSQ010结论1:R=0、S=1时:由于R=0,不论原来Q为0还是1,都有Q=1;再由S=1、Q=1可得Q=0。即不论锁存器原来处于什么状态都将变成0状态,这种情况称将锁存器置0或复位。R端称为锁存器的置0端或复位端。5.2锁存器0110RSQ010101结论2:R=1、S=0时:由于S=0,不论原来Q为0还是1,都有Q=1;再由R=1、Q=1可得Q

4、=0。即不论锁存器原来处于什么状态都将变成1状态,这种情况称将锁存器置1或置位。S端称为锁存器的置1端或置位端。5.2锁存器111001RSQ01010111不变结论3:R=1、S=1时:根据与非门的逻辑功能不难推知,锁存器保持原有状态不变,即原来的状态被锁存器存储起来,这体现了锁存器有记忆能力。5.2锁存器0011?RSQ01010111不变00不定结论4:R=0、S=0时:Q=Q=1,不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等,在两输入端的0同时撤除后,将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况,这就是基本SR锁存器的约束条

5、件。5.2锁存器II、由或非门构成的基本SR锁存器逻辑图逻辑符号5.2锁存器5.2锁存器RSQ00不变011100110不定功能表逻辑表达式约束条件:RS=02、逻辑门控SR锁存器(同步SR锁存器)这种锁存器在基本SR锁存器前增加了一对逻辑门。5.2锁存器RS工作原理:5.2锁存器CP=0时,G1和G2门同时被封锁,且输出为1,此时R、S的状态不会影响锁存器的输出,同步SR锁存器状态不变。01101CP=1时,G1和G2打开,此时R、S端的信号传送到基本SR锁存器中,从而使锁存器发生翻转。5.2锁存器根据逻辑图可得此时的逻辑表达式:在等式中出现两个一样的Q,它们含义不一样

6、,右边的Q表示每个CP作用前锁存器的状态,即现态Qn,左边的Q表示CP作用后锁存器的新状态,即次态Qn+1。5.2锁存器功能表特征方程(特性方程):波形图:5.2锁存器B、D锁存器1、逻辑门控D锁存器这种锁存器能消除SR锁存器中不确定状态。5.2锁存器5.2锁存器它只有两个输入端:数据输入D和时钟控制输入CP。当CP=0时,G3、G4门封锁,输出为0,使G1和G2构成的基本SR锁存器处于保持状态,无论D信号如何,输出不变。当CP=1时,G3、G4门打开,输出信号取决于D。CPDQ0×不变不变100111102、传输门控D锁存器5.2锁存器这种电路结构常见CMOS集成电路当

7、中。它与逻辑门控D锁存器逻辑功能完全一样。A、主从触发器主从触发器是目前使用较多的触发器之一,它克服了同步RS触发器抗干扰能力差的特点,提高了电路的可靠性。主从触发器由两级触发器构成,其中一级接收输入信号,其状态直接由输入信号决定,称为主触发器,还有一级的输入与主触发器的输出相连,其状态由主触发器的状态决定,称为从触发器。5.3触发器的电路结构和工作原理I、由两个同步SR触发器组成的主从触发器5.3触发器的电路结构和工作原理1)组成:与非门1、2、3、4构成主触发器,与非门5、6、7、8构成从触发器。时钟CP直接作用于主触发器

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。