对fpga 加载速度提升的方法研究

对fpga 加载速度提升的方法研究

ID:21618620

大小:53.00 KB

页数:5页

时间:2018-10-23

对fpga 加载速度提升的方法研究 _第1页
对fpga 加载速度提升的方法研究 _第2页
对fpga 加载速度提升的方法研究 _第3页
对fpga 加载速度提升的方法研究 _第4页
对fpga 加载速度提升的方法研究 _第5页
资源描述:

《对fpga 加载速度提升的方法研究 》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、对FPGA加载速度提升的方法研究潘吉华(贵州航天天马机电科技有限公司,贵州遵义,563000):由于当前FPGA技术呈现出迅猛发展的态势,这也就会存在更多的继承FPGA逻辑资源,相应也就会存在更大的配置FPGA文件。从这就能够了解到,在当前科学技术背景下,相应也就会存在更大的高端配置FPGA文件,相应也会使得极大的增加加载FPGA时间,导致启动单板时间缩短,必须提升FPGA加载速度。本文在此背景下,通过对FPGA加载过程的分析,提到方法能够将FPGA加载速度加快,另外凭借相应工程实践实施的证明,借助这一描述方法能够做到缩减加载速度为优化和之前的五分之一以下。关

2、键词:逻辑资源;FPGA技术;加载速度StudyonthemethodofloadingspeedofFPGAPanJihua(GuizhouAerospaceTianmaElectromechanicalTechnologyCo.Ltd.GuizhouZunyi563000)Abstract:DuetothecurrentFPGAtechnologyshoenttrend,itoreinheritedFPGAlogicalresources,accordinglytherethiscanbelearned,underthebackgroundofthecur

3、rentscienceandtechnology,thereorehigh-endFPGAconfigurationfile,thecorrespondingakegreatFPGAloadingtimeincreases,resultinginstartsingleboardtimerelationship,itisnecessarytoimprovetheloadingspeedofFPGA.Underthisbackground,thispaper,throughonFPGAloadingprocessanalysis,mentionedmethodca

4、ntoaccelerateFPGAloadingspeed,alsoplementationofproof,ethodcandoreducetheloadspeedoptimizationandbeforeafifthofthefollo14pt0pt;mso-layout-grid-align:none"class=MsoNormal>Key0cm0pt;mso-layout-grid-align:none"class=MsoNormal>根据当前相对来说使用比较广泛的Xilinx这种FPGA芯片选择的加载模式往往是SlaveSelectMAP(parall

5、el,x8)配置模式,将这一过程具体化,这也就是凭借着相应所具备的CPU当中的GPIO模拟localbus总线,从而可以做到有效的读写EPLD当中的城乡定义的寄存器,通常EPLD引脚上面映射部分寄存器的Bit,以便能够让这些引脚与相关FPGA配置引脚相连接,针对这样的情况,这也就能够凭借着CPU对EPLD的寄存器读写,从而可以将相关FPGA配置引脚进行控制,使得满足配置FPGA的目的。根据对某个单板实施分析就能够发现,其中存在着多块的FPGA芯片,凭借这种方法的使用加载一块FPGA,往往从时间上必须达到三十秒左右的时间,那么如果是加载四块FPGA的时间则累积达

6、到两分钟以上,要想做到将加载速度提升,这就应该做出一系列的分析讨论,从而提出三个层次优化。1一般方法加载FPGA时序根据对FPGA实施加载的EPLD寄存器实施控制主要存在着两种类型,第一种类型是做好数据寄存器FPGA_CFGDATA_REG的配置,CPU能够做到将这一寄存器当中写入所有的配置数据,立足于此基础,这一寄存器的数值则是在所有配置时钟的上升写入FPGA。另外的一个寄存器则是做好寄存器FPGA_CFG_REG的控制配置,在这一寄存器当中存在着五个Bits。那么在这一单板当中,进行FPGA配置数据时序的加载则为以下两步:第一个步骤是通过CPU向FPGA_

7、CFGDATA_REG写入配置数据;第二个步骤则是凭借着三次读写FPGA_CFG_REG,以便能够做到让FPGA_CFGCLK从低到高再到底的顺序实施,导致FPGA_CFGCLK面临上升沿,这也就会导致相应的配置数据在FPGA_CFGCLK的上升沿写入FPGA。。从这就能够了解到,将一个配置数据写入到FPGA当中,这就应该让CPU针对EPLD寄存器执行三个读操作与四个写操作,其中总共耗费的时间大致是3018ns,型号XC6VLX240T的FPGA配置数据为9232444字节,则加载一块FPGA时间大约为3018ns*9232444=27.8s。在这里需要值得重

8、点关注的问题是,全部耗费的时间数值则是

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。