altera ip 核 nco 相位增量计算

altera ip 核 nco 相位增量计算

ID:21575724

大小:173.54 KB

页数:6页

时间:2018-10-22

altera ip 核 nco 相位增量计算_第1页
altera ip 核 nco 相位增量计算_第2页
altera ip 核 nco 相位增量计算_第3页
altera ip 核 nco 相位增量计算_第4页
altera ip 核 nco 相位增量计算_第5页
资源描述:

《altera ip 核 nco 相位增量计算》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、AlteraIP核NCO相位增量计算  数字下变频中基于IP核的NCO设计作者:四川大学电子信息学院魏明强    来源:电子设计应用2009年第6期        引言软件无线电接收机系统中频信号处理算法的核心就是数字下变频(DDC)算法,而数控振荡器(NCO)是决定数字下变频性能的最主要因素之一。近年来采用IP核设计基于FPGA的数字系统成为趋势,采用经过严格测试和优化的IP模块,能大大减少设计和调试时间,降低开发成本,增强设计灵活性,从根本上提高设计性能。因此本文提出一种采用IP核设计数控振荡器的新方法,以

2、满足软件无线电接收机下变频系统对NCO提出的高性能要求。NCO在数字下变频中的作用作为数字下变频的核心部分,数控振荡器具有频率分辨率高、频率变化速度快、相位可连续线性变化和生成的正弦余弦信号正交特性好等特点,数字化的相位和幅度可以实现高精度的数字调制解调。数字通信的发展要求数据传输速率进一步增高,如何得到一个可数控的高频载波信号是实现高速数字通信系统必须解决的问题。如图1所示,正交结构的数字下变频由一个数字控制振荡器、一对正交数字混频器和两个高效的低通滤波器(LPF)组成。其中,NCO用于产生两路正交的正/余弦

3、载波样本值,数字混频器使正/余弦样本与采样样本混频相乘,进行频谱搬移,低通滤波器则用于滤除混频过程中产生的带外信号,输出两路正交的基带信号。作为实现数字混频的重要模块,NCO的目标就是产生一个频率可变的正弦或余弦样本,如式(1)所示:s(n)=sin(ωcn)=sin(2πnfc/fs)          (1)式中,fc为本地振荡频率即NCO的输出频率,数值上与DDC输入信号的载波频率相等;fs为NCO的时钟频率,数值上与DDC输入信号的采样频率相等。对于软件无线电数字接收机的下变频部分,一般要求NCO产生的

4、正弦波样本具有以下特点:频率分辨率要高,就是当频率控制字K增加或减小单位值时,正弦波的频率变化量要尽可能小;频段要宽,这样才能满足软件无线电高兼容性的要求;频率转换时间要短,因为软件无线电接收系统要求对信号的接收与处理具有实时性;频率改变时,输出相位连续,改变频率控制字,相位增长率改变,但输出相位保持连续。这些特点显然对NCO的性能提出了很高的要求,因此NCO的设计与优化在数字下变频器中有举足轻重的作用。NCO的设计指标和相位扰动技术 设NCO的频率控制字(相位增量)为M,相位累加器位数为N,时钟频率为Fclk

5、,输出频率为fout,频率分辨率为Δf。相位累加器位数一定时,频率控制字和时钟频率决定了NCO的输出频率,它们的关系如下:fout=Fclk×M/2^N               M=fout*2^N /FCLK           (2)此时N值的大小决定了频率分辨率的大小,可得到:?f=Fclk/2^N                                      (3)基于以上理论,按照软件无线电接收机下变频系统的设计要求,假定NCO模块各个参数满足下列指标:DDC输入信号的采样频率即系统时

6、钟频率Fclk=80MHz;DDC输入信号的载波频率即本地振荡频率fout=14.4MHz;频率分辨率?f≤0.02Hz;无杂散动态范围SFDR≥100dB;信噪比SNR≥100dB;功耗P≤100mW。设计指标中SFDR尤为重要,因为占主导因素的相位截断误差造成了频谱杂散,这大大限制了SFDR。通常情况下相位截断误差占主要因素,因此必须尽量减小。可以证明,除非频率控制字是2的整数幂次方,否则由于相位累加器的位数有限将产生杂散,在区间(0,Fclk/2)(Fclk为时钟频率)内相位截断误差的频谱由若干根离散谱线

7、组成,并且呈现出周期特性。可以设想,如果能打破该周期性,就可减少相位截断误差的影响。相位扰动技术的依据正是这一理论,其核心思想是在每个时钟脉冲到来后,通过给相位累加器的输出中加入满足一定统计特性的随机信号来打破误差序列的周期性,使得误差的功率谱由原来的离散谱线变成均匀分布的宽带噪声,从而大大提高SFDR,降低杂散。相位扰动技术的基本原理如图2所示。基于IP核的NCO设计和仿真NCO的设计采用Altera公司的NCO知识产权核,它的设计全部在FPGA开发软件QuartusII7.2环境下进行。NCO-V7.2是A

8、ltera公司新发布的NCOIP核,它是一个高性能、高度参数化的NCO处理器,支持该公司的Cyclone、Stratix等系列器件,提供基于查找表、CORDIC(CoordinateRotationalDigitalComputer,坐标旋转数字计算机)算法和乘法器三种结构,并能进行频谱分析。下面介绍具体设计流程。启动Quartus软件并建立工程目录,打开生成NCO的IP核工具。选择器

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。