基于增量编译的dsp内核ip的fpga验证

基于增量编译的dsp内核ip的fpga验证

ID:14588669

大小:11.74 MB

页数:62页

时间:2018-07-29

基于增量编译的dsp内核ip的fpga验证_第1页
基于增量编译的dsp内核ip的fpga验证_第2页
基于增量编译的dsp内核ip的fpga验证_第3页
基于增量编译的dsp内核ip的fpga验证_第4页
基于增量编译的dsp内核ip的fpga验证_第5页
资源描述:

《基于增量编译的dsp内核ip的fpga验证》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、西安电子科技大学硕士学位论文基于增量编译的DSP内核IP的FPGA验证姓名:陈旭超申请学位级别:硕士专业:微电子学与固体电子指导教师:蔡觉平201201 摘要��原型验证的出现极大地提高了芯片验证的效率。使得设计人员能够在短时间内测试大量的程序,及早的发现设计中的错误。但同时这种大规模芯片的验证使得软件编译时间越来越长,即使小的改动,也要连同没有修改的部分一起重新编译,浪费了时间,降低了验证效率。不同功能、关键时序路径等进行了设计分区,每次修改设计后,再次编译时,软件会根据设计人员指定的分区网表类型,继承上一次编译的结果,只

2、重新编译修�的方法以及使用�的方法。其次,完成了��设计到��设计的代码转换工作,并通过功能验证的方法,保证了代码转换在行为级的正确性。接着,在成功导出��诤薎�幕�∩希�捎迷隽渴缴杓苹�贚�总线搭建了�验证环境,包括时钟模块、口模块以及外部指令存储体模块。其中外部指传输、读改写以及��、�谂目榇�洹4娲⑻迓呒�导噬鲜且桓鯮�,宽度���,最后,采用应用程序测试的方法,在��透咝阅蹹����性能评估系量编译的优势,提高了��的验证效率。关键词:增量编译�核��验证 ��������������.��������������

3、�.��������������������������������.���.�.�����������������������������������������������������������������仃���.���.�������.���������������������������������篒����� 第一章绪论第一章绪论��理。具有精确性高、抗干扰能力强、灵活、体积小、可靠性好、易于大规模集成领域得到了广泛应用。从���史⒄瓜肿蠢纯矗��釪�技术自�世纪�年代以来一直保持着����多核架构基础之上,

4、可实现定点和浮点运算,在业界速度最快、性能最高。同时���咀钚峦瞥龅腁��瓸��价比,每片只需���涝>湍芴峁��.��性能。工作频率���时,功耗仅为��,并且在待机状态下,功耗也只有��3叽绱笮〗鑫����,是业界尺寸最小的��甅����.��骷�T擞谜饪頓�设计人员就能够在空间和功耗限制较严格的条件下,实现丰富的性斛�】。烈竞争的��谐。�夜�度刖薮蟮娜肆�筒屏�囱蟹⒆约旱腄�产品。目前国�系统级集成��浅绷鳌0樗孀偶�傻缏沸鹿ひ盏某鱿郑珼�厂商采用单元等全部集成到一颗芯片上。不断提高运算速度,这样才能满足市场的需求。

5、�进一步降低功耗和几何尺寸。电子产品向着个人化便携式发展,那么对电���哪诤私峁菇ń�徊礁纳啤NA颂岣咴怂闼俣龋珼�内核结构将向着 �的产生和复用片上系统��������K孀畔低吃嚼丛礁丛樱琒�设计工程师需要花费��课题来源以及研究目的和意义 第一章绪论目前数字集成电路的设计向着多功能和高性能方向发展,芯片设计的规模越来越大,这对于芯片的验证工作是一个极大的挑战。众所周知,在芯片设计中,验证工作量最大,占用的时间最多,大概占到整个芯片设计时间的�%田】。对于这稍纵即逝的市场,谁能在保证质量和性能的前提下,最短时间内将产品投放

6、到市场,谁才能占有市场,立于不败之地。随着��技术的迅速发展,其容量不断增大、速度不断提升、成本和功耗不断降低,使得基于��进行芯片设计的原型验证得到广泛应用。用��作为实现芯片设计的硬件载体,一方面可以使设计人员在芯片设计前期较好的把握设计硬件实现的物理特性;另一方面,采用��的硬件仿真速度高出软件仿真速度��鍪�考丁��,极大的缩短了仿真环境和实际芯片在速度上的差距,使得设计的修改能够很快地在硬件平台上得到验证。利用��提供了一个接近于实际芯片的硬件环境,使得软件设计人员能够较早的进行软件开发和调试,同时也可以帮助设计人

7、员尽早发现芯片前期设计中的错误,从而加快了芯片的开发速率、降低了芯片流片的风险。但是目前这种大规模设计在��上验证使得软件编译时间越来越长,影响因素有很多,例如设计自身功能复杂度的提高、对设计性能要求更高、添加的约束条件更加苛刻以及元件密度的不断增大等,都使得编译器编译时间不断增加。在这种情况下,如果反复修改设计进行调试,那么编译时间就会倍增,使得整个设计周期延长,从而降低了开发效率。照不同功能、关键时序路径等将设计进行了设计分区,每次编译工程,软件都会根据上一次编译保留的结果,只重新编译修改过的设计分区,这样大大缩短了设计

8、迭代时间【�,使得设计人员可以很方便地修改设计,并重新进行综合、布局布线。对于大规模设计中小的改动,增量编译功能平均减少设计迭代时间�%,提高了��验证的效率,进而加快了�验证过程。并采用应用程序测试方法在��上验证了其功能,验证过程中突显了增量编译功体工作如下: �基于增量编译技术,导出

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。