欢迎来到天天文库
浏览记录
ID:52206612
大小:425.80 KB
页数:3页
时间:2020-03-24
《基于FPGA的键盘输入累计存储IP核的设计与验证.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、第25卷第3期机电产品开崖与剀新V01.2.5.No.31111垩!旦里竺=!竺竺坐苎望竺竺!!!竺竺!生!!苎!!竺竺型!!:垫竺!!型::!!!!文章蛔号:1002-6673(2012)03埘5-03基于FPGA的键盘输入累计存储IP核的设计与验证张跃,储江伟,韩冰源(东北林业大学交通学院,黑龙江哈尔滨150040)摘要:基于FPGA设计了一款通用键盘rP棱,该核主要实现对键盘输入信号的计算与存储功能.并在qmrmslI环境下使用VHDL语言。采用自顶向下设计方式,编辑生成KTL原理图.并做了相关的时序仿真验证。经验证此IP核具有较强
2、的鲁棒性和较高的反应速度,可作为基础输入模块。为其他模块提供有力控制输入与数据支持。关键词:FPGA;QuarhlSII;vHDL;时序仿真验证中图分类号:F294:U115文献标识码:Adoi:10.39690.issn.1002-6673.2012.03.036TheImplementationandVerificationofKeyboardInput锄dAccumulationStorageofIPCoreBasedOilFPGAZHANGYue,CtlUJiang-Wei,HANBing-Yuan(TransportationC
3、ollege,NortheastForem'yUniversity,HarbinHeilon商iang150040,China)Abstraet:AunivemlkeyboⅡdIPCOrChasbe∞devmdbascdonFPGAWhich眦inbdealswitlltherealizationofc=lculationandstorageofthekeyboard—input甄g弘a1.Meanwhilet_henewdeviceemploysVHDLhngu3窖eintheenvironmentofQuaftusII.Adoptst
4、op—downdesignmed_lod,editsandgeneratesRTLschematicdi4舢and黯the㈣timeproducesrelatedsequentialsimulationvalidation.TheexperimentshowstheIPCOrehasstrongrobusmessandhi咖responsespeed。c姐beused∞thepramtyinputmodulewhichcnprovidetheothermoduleswithpowerfulcontroliI】putanddatasuppo
5、rt.Keywords:FPGA;Qln咖sII;VHDL;sequentialsimuladonvalidation0引言FPCA(Field—ProgrammableGateArray),即现场可编程门阵列.采用片上集成的方式替代传统单片机的离散式设计.有效提高处理速度与抗干扰能力。并且给予工程师极高的设计空间。较ASIC流片验证的方法。明显的缩短了设计周期和研发费用。作为组成FPGA的SOC(SystemonChip)的基本单位——IP核,一般采用硬件语言(如VHDL。Verilog。AHDL等)编辑.通过EDA工具进行整合与电路生
6、成。经过时序仿真验证后,就可以进行封装。IP核能够重复使用,有效提高设计效率与SOC的稳定性。传统实现按键输入的方法有三种:①使用并行口扩展芯片和驱动芯片.由CPU负责控制。这种方法频繁的占用CPU.且PCB布板需考虑专用芯片布置,成牧稿日期:2012—03■19作者简介:张跃(1986-).男,哈尔滨人。硕士研究生。研究方向:栽运工具与运用工程;通讯作毒:储江伟(1962-),男,博士。教授,博士生导师。研究方向:汽车材_蚌拆解。已发表论文十八篇(东北林业大学研究生科技创新基金责助)。本增加;②使用专用的芯片,但同样增加了成本;③使用C
7、PU的SCI端口和穿行输入,并行输出芯片。此方法较好的解决了CPU资源浪费的弊端.并因未使用专用芯片而减少了PcB板的面积和设计难度,是常用的办法之一。但传统的按键设计只适用于简单的按键输入,对于数据的处理等仍需依靠CPU。1IP核总体设计与实现本实验硬件平台采用cycloneEPlCl2Q24C8。本IP核设计完全独立于运算系统。将外界键盘控制信号转化为数字系统中的数字信号,并对这些数字信号进行处理保存,使用独立RAM保存,这些数据可直接作为CPU的输人数据。系统设计框图如图1所示。本IP核设计流程采用自璜向下设计方式.图2为系统总体设
8、计图。IP核使用同步时序电路设计.并分为7个子模块:Cal模块(累计计算模块)、Chram模块(位选与存储模块)、P,.stkey模块(1lst键消抖模块)、Add—key模块(Add键消抖模
此文档下载收益归作者所有