8253-5的结构及功能

8253-5的结构及功能

ID:21057659

大小:52.50 KB

页数:4页

时间:2018-10-19

8253-5的结构及功能_第1页
8253-5的结构及功能_第2页
8253-5的结构及功能_第3页
8253-5的结构及功能_第4页
资源描述:

《8253-5的结构及功能》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、8253-5的结构及功能摘要:8253-5为具有三个独立的16位计数器,它可用程序设置成多种工作方式,按十进制计数或二进制计数,最高计数速率可达2.6MHz。8253-5能用于多种场合,例如作为可编程方波频率发生器、分频器、实时时钟、事件计数器以及程控单脉冲发生益寺。关键词:外部特性,内部逻辑结构,工作方式引言1.8253-5的结构1.1外部特性1.2内部逻辑结构1.2.1数据总线缓冲器数据总线缓冲器与系统总线连接,8位双向,与CPU交换信息的通道。这是8253与CPU之间的数据接门,它由8位双向三态缓冲存储器构成,是CPU与8

2、253-5之间交换信息的必经之路。1.2.2读/写控制读/写控制分别连接系统的IOR#和IOW#,由CPU控制着访问8253-5的内部通道。接收CPU送入的读/写控制信号,并完成对芯片内部各功能部件的控制功能,因此,它实际上是8253-5芯片内部的控制器。A1A0:端门选择信号,由CPU输入。8253-5内部有3个独立的通道,加上控制字寄存器,构成8253芯片的4个端口,CPU可对3个通道进行读/写操作3对控制字寄存器进行写操作。这4个端UI地址由最低2位地址码A1和A0来选择。1.2.3控制命令寄存器1.2.4计数通道2.82

3、53-5的工作方式8253-5具有六种工作方式,在不同的方式下,计数器的启动方式、GATE端输入信号的作用以及OUT端的输出波形都有所不同。在任何一种方式下,都必须先向8253-5写入控制字,控制字还起复位作用,它使OUT端变为工作方式中规定的状态和对计数初值寄存器CR清零;然后再将计数初值写到CR中,其最大值为0000H。2.1方式0工作方式0被称为计数结束中断方式。当任一通道被定义为工作方式0时,OUTi输岀为低电平;若门控信号GATE为岛电平,当CPU利用输出指令昀该通道写入计数值WK#有效时,OUTi仍保持低电平,然后计

4、数器开始减“1”计数,直到计数值为“0”,此刻OL’Ti将输出巾低电平向高电平跳变,可用它叫CPU发出中断请求,OUTi端输山的高电平一直维持到下次再写入计数值为止。在工作方式0惜况下,门控信号GATE用来控制减“1”计数操作是否进行。当GATE=1时,允许减“1”计数;GATE=0时,禁止减“1”计数;计数值将保持GATE有效时的数值不变,待GATE重新有效后,减“1”计数继续进行。显然,利用工作方式0既可完成计数功能,也可完成定时功能。当用作计数器时,应将要求计数的次数预置到计数器中,将要求计数的事件以脉冲方式从CLKi端输

5、入,巾它对计数器进行减“1”计数,直到计数值为0,此刻OUTi输出正跳变,表示计数次数到。当用作定时器时,应把根据要求定时的时间和CLKi的周期计算出定时系数,预置到计数器屮。从CLKi,输入的应是一定频率的时钟脉冲,由它对计数器进行减“1”计数,定时时间从写入计数值开始,到计数值计到“0”为止,这时OUTi输出正跳变,表示定时时间到。有一点需要说明,任一通道工作在方式0惜况下,计数器初值一次有效,经过一次计数或定时后如果需要继续完成计数或定时功能,必须重新写入计数器的初伉。2.2方式1工作方式1被称作可编程单脉冲发生器。进入这

6、种工作方式,CPU装入计数值n后OUTi输出高电平,不管此时的GATE输入是高电平还是低电平,都不开始减“1”计数,必须等到GATE由低电平向高电平跳变形成•-个上升沿后,计数过程才会开始。与此同时,OUTi输出由高电平向低电平跳变,形成Y输出单脉冲的前沿,待计数值计到“0”,OUTi输出由低电平向高电平跳变,形成输出单脉冲的后沿,因此,由方式1所能输出单脉冲的宽度为CLKi周期的ri倍。如果在减“1”计数过程中,GATE由高电平跳变为低电乎,这并不影响计数过程,仍继续计数;但若重新遇到GATE的上升沿,则从初值开始重新计数,其

7、效果会使输出的单脉冲加宽。这种工作方式下,计数值也是一次有效,每输入一次计数值,只产生一个负极性单脉冲。2.3方式2工作方式2被称作速率波发生器。进入这种工作方式,OUTi输出高电平,装入计数值n后如果GATE为高电平,则立即开始计数,OUTi保持为高电平不变;待计数值减到“1”和“0”之间,OUTi将输出宽度为一个CLKi周期的负脉冲,计数值为“0”时,自动重新装入计数初值n,实现循环计数,OUTi将输出一定频率的负脉冲序列,其脉冲宽度固定为一个CLKi周期,重复周期为CLKi周期的ri倍。如果在减“1”计数过程中,GATE变

8、为无效(输入0电平),则暂停减“1”计数,待GATE恢复有效后,从初值n开始重新计数。这样会改变输出脉冲的速率、如果在操作过程中要求改变输出脉冲的速率,CPU可在任何时候,重新写人新的计数值,它不会影响正在进行的减“1”计数过程,而是从下一个计数操作用期开始按新

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。