基于fpga的dds信号源设计

《基于fpga的dds信号源设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、基于FPGA的DDS信号源设【摘耍】木系统是基于FPGA的基础上利用DDS技术设计一种信号发生器。正文部分主要介绍了该系统的设计原理、组成模块、实验结果及误差分析。该系统设计的主要优点在于可以通过按键来选择不同的波形如正弦波、方波、锯齿波、三角波。利用Verilog语言进行编程,通过ALTER公司提供的QuartusII软件编译仿K，可通过SignalTap11观察仿K结果，也通过示波器观察所生成波形的效果。该系统的输入吋钟频率是50MHZ.【关键词】FPGA；DDS；Verilog；QuartusIT；信号发生器—、引言实现信号源常用的方法是频率合成法，其中直接数字频率合成法(Direc

2、tDigitalFrequencySynthesis简称DDFS或DDS)，足继蛊接频率合成法和间接频率合成法之后，随着电子技术的发展迅速崛起的第三代频率合成技术［1］。DDS是一种全数字技术，仑从相位概念出发直接合成所需频率，与传统的频率合成器相比，DDS其有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。在各行各业的测试屮，信号源扮演看极为重耍的作用。信号源屮采用DDS技术在各个行业已成为一种主流趋势。随着DDS技术的发展，其在通讯、®达、遥控遥测、航空航天等领域更足得到丫广泛的应用。而本项3正是基于FPGA的基础上利用DD

3、S技术没计-•种波形可选，初始相位可控的信号发生器。ITGA即现场可编辑逻辑阵列，是作为专用災成电路(ASIC)领域中的一种半定制电路而出现的，解决了定制电路的不足。因FPGA不仅解决了电子系统小型化、低功耗、高可宽性等问题，还具宥开发周期短，投入少等优点而被广泛用于各种技术领域。本项目就是基于EPGA的基础上设计的，在Altera公司的开发平台QuartusII进行编程、仿S，并利用FPGA开发板进行验证。二、基于FPGA的DDS信号源的没计木系统信号源的设计主耍由按键模块、频率控制字模块、相位累加模块、相位/幅ffi查找农(ROM)模块、数模转换模块及低通滤波模块组成。如图1所示，在设

4、计本系统时系统时钟等于参考时钟，而且初始相位规定为0.按键模块输出频率波形选择+频率控W卞48位相位累加器5-ROMncD/Ah出波开ILPF图1DDS信兮源设计的原理框图(一)DDS信号源没计原理DDS技术是一种把一系列数字量形式的信号通过DA转换成模拟量的信号合成技术。DDS的理论基础是奈奈斯特采样定律，当采样频率大于或等于模拟频率的2倍吋，可以无失真的恢父出原始信号。只不过在DDS信号源的设计屮此过程是颠倒过来的，只需通过某种映射把已经呈化的数值送到D/A及后级的LPF恢a原始信号。在DDS的设计巾，我们川Guagle-wave软件分别对正弦波、方波、三角波、锯齿波进行采样，并把所得

5、数据复制到ROM核中。工作吋，我们利用按键选择想要的波形和想要输出的频率，通过公SK=foutX2"N/felk计算出频率控制字，送入相位累加模块。这样每來-个系统吋钟频率控制字K与相位累加器中的值累加一次，得到的相位值转换为二进制的形式，取其高M位去查找ROM表获得相对应的幅值，再经D/A转换模块由数字信号转换为模拟信号，最后D/A输出的阶梯序列波通过LPF（低通滤波器）平滑滤波后得到一个纯净的波形信号。DDS的输出信号频率为fout=K*felk/2*N频率分辨率为Afout=foutmin/2"N实际Ai高输出频率foutmax=felk*40%相对带宽为foutmax/foutmi

6、n=2*N*40%（二）按键控制原理本系统中的按键模块主要用于控制波形的选择和频率的输入。在设计吋一井用到5个按键，序号依次为1,2,3,4,5。其中5号按键为模式选择，其他4个按键为功能键。5号按键主要用來确定进入波形选择模式或频率设置模式。系统上电之后，按K5键进入波形选择模式，K1选择锯齿波，K2选择三角波，K3选择方波，K4选择正弦波。洱按一次K5,系统进入频率设置模式，K3选择频率的位数和该位数的值，不断的按K3,该位数的值会不断加1,设界完识按K4键确认，然后再按K3,会选择下一位的频率值，设完频率値后，按K2键最终确认，系统就会输出该频率的波形，K1为频率重新设定按键。（三）

7、流水线设计原理相位累加器的T作速度K接影响到输出信号的鉍高频率，因此该模块ii关键的问题是如何尽可能地提岛相位累加器的工作速度［2］。在设计该系统时相位累加器模抉采州的是48位相位累加器并利用流水线的设计思想。其原理如图2所示、流水线技术具冇减小毛刺信号的产虫，提髙系统的吋钟速率等优势。流水线的核心思想：将较人的组合逻辑分解为较小的N块，通过适当的方法平均分配组合逻辑，然后在中间插入触发器，并和原触发器使用相同的吋钟，就