基于risg-v指令集微处理器的运算模块设计

基于risg-v指令集微处理器的运算模块设计

ID:20786097

大小:2.70 MB

页数:60页

时间:2018-10-16

基于risg-v指令集微处理器的运算模块设计_第1页
基于risg-v指令集微处理器的运算模块设计_第2页
基于risg-v指令集微处理器的运算模块设计_第3页
基于risg-v指令集微处理器的运算模块设计_第4页
基于risg-v指令集微处理器的运算模块设计_第5页
资源描述:

《基于risg-v指令集微处理器的运算模块设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、分类号UDC密级公开硕士研究生学位论文基于RISC-V指令集微处理器的运算模块设计申请人:关文博学号:2151260培养单位:电子工程学院学科专业:微电子学与固体电子学研究方向:集成电路设计指导教师:张振辉教授完成日期:2018年04月20日中文摘要目前IC行业发展迅速,芯片的IP核研发越来越受到重视,同时开源的指令集架构芯片设计成为主流方向,所以基于RISC-V指令集CPU的研发已经成为各大传统IC公司和高校机构发展的主要方向。处理器中最重要的是运算模块,所以RISC-V处理器的运算能力显得尤为重要,本文重点对运算模块进行设计。本文的运算模块设计是按照先局部后总成的方法进行设计实现的。先

2、从运算模块的各个功能模块逐一设计,最后总成仿真并且移植到开源RISC-V指令集架构IP核上进行实体验证。本文采用处理器惯用的流水线结构,本文的运算模块运用RISC-V指令集设计了主要包括组合逻辑单元中的桶式移位器,ALU中的四则运算器。算术逻辑单元中我们采用了资源共享的优化方法,对单元中所有的逻辑公式进行变换,设计了基于资源共享的算术逻辑单元。在运算器方面,我们在乘法运算中加入目前最有效率的Bussalgorithm。在乘加方面,本文运用了Wallacestructure,这也使本文设计的运算模块速率大大提高。在一个时钟周期87.779ns内,饱和流水频率12.376MHz下平均每秒执行1

3、2376238条指令。关键词:CPU;精简指令集;RISC-V;加法器;减法器;-I-AbstractAtpresent,theICindustryhasdevelopedrapidly,andtheIPnuclearresearchanddevelopmentofthechiphasbeenpaidmoreandmoreattention.Atthesametime,thedesignoftheopensourceinstructionsetarchitecturechiphasbecomethemainstream.Sotheresearchanddevelopmentbasedont

4、heRISC-VinstructionsetCPUhasbecomethemaindirectionofthedevelopmentofthemajortraditionalICcompaniesandinstitutionsofhigherlearning.Themostimportantpartoftheprocessoristheoperationmodule,sothecomputingpoweroftheRISC-Vprocessorisparticularlyimportant.Thispaperfocusesonthedesignoftheoperationmodule.Th

5、edesignofoperationmoduleinthispaperisdesignedandimplementedaccordingtothemethodofpartiallocalassembly.First,eachfunctionalmoduleoftheoperationmoduleisdesignedonebyone,andthefinalassemblyissimulatedandtransplantedtotheopensourceRISC-VinstructionsetarchitectureIPcoreforentityverification.Thispaperus

6、esthepipelinedstructureusedbytheprocessor.TheoperationmoduleofthispaperusestheRISC-Vinstructionsettodesignthebucketshifterinthecombinationallogicunit,theadderandmultiplierinthearithmeticlogicunit.Barrelshifterusestwoschemes:fulldecodeandpartialdecoding,andselectsthefasterfulldecodingmode.Inthearit

7、hmeticlogicunit,weadopttheoptimizationmethodofresourcesharing,transformallthelogicalformulasintheunit,anddesignthearithmeticlogicunitbasedonresourcesharing.Themultiplierusesanimprovedbase4Boothalgorithmtooptimize

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。