cmos电路结构中的闩锁效应及其防止措施

《cmos电路结构中的闩锁效应及其防止措施》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、西安理工大学研究生课程论文/研究报告课程名称课程代号任课教师题目器件可靠性与失效分析050114王彩琳CMOS电路结构中的闩锁效应及其防止措施完成日期学科:学号:姓名：2012年3月15日电子科学与技术1108090479孟照伟成缴：2012年CMOS电路结构中的闩锁效应及其防止措施由于NMOS集成电路和双极型集成电路的功耗电流大，封装密度受到了很大限制，因此CMOS集成电路得到了迅速的发展。CMOS集成电路兵有功耗低、噪声容限大的优点，在给定的封装内可容纳更多的电路，目前CMOS集成电路己经成为数字电路、模拟电路以

2、及同一芯片上构成数字、模拟组合电路的首选技术。在当今CMOS成为VLSI关键工艺的同时，CMOS结构中的闩锁效应，则成为至关重要的问题。随着器件尺寸的不断缩小，这个问题更加突出"］。闩锁效应［2］(Latch—up)乂称闭锁、自锁、闸流效应，这种效应是CMOS电路中固有的。是指由于电路的输入端或输出端输入外来的噪声电压，而导致CMOS电路结构中存在着固有的寄牛.双极型NPN和PNP晶体管形成晶闸管导通，所引起的从电源到地之间流过大电流的现象。这种骤然增大的电流会将电路烧毁。随着CMOS工艺尺寸的按比例缩小和电路延迟时

3、间的缩短，各种引起激活的因素将会逐渐增强。如何从加工工艺和版图设计上采取措施防止和避免闩锁效应成为至关重要的问题。因此研究CMOS电路结构中的闩锁效应及其防止措施对于CMOS集成电路的可靠性有着十分重要的作用。1闩锁效应形成机理以P阱CMOS反和器为例，分析闩锁效应的产生机理〜］,图1是CMOS反相器的剖面图。从图1中我们可以看岀，在形成CMOS反相器结构的同时，也不可避免地产生了由寄生双极晶体管构成的PNPN器件，即可控硅(SCR),该可控硅器件由两个横向的PXP双极型晶体管和两个纵向的NPN双极型晶体管组成，即P

4、沟道MOSFET的源(漏)极、N型衬底以及P阱分别为横向PNP双极晶体管LT1(LT2)的发射极、基极和集电极；N沟道MOSFET的漏(源)极、P阱及N型衬底分别为纵向NPN双极晶体管VT1(VT2)的发射极、基极及集电极，这种寄生的纵向NPN晶体管和横向的PNP晶体管通过P阱和共同的衬底耦合。图1带有寄生晶体管的P阱CMOS反相器的截ifif图因此我们可以得到寄生可控硅结构的等效电路图，如图2所示:图2可控硅结构等效电路图从图2中可以看出，双极晶体管VT2、LT2可以不予考虑，因此可以将该电路进行简化，得到简化的可

5、控硅结构等效电路图，如图3。由寄生部分的等效电路图分析闩锁效应发生的条件。由图3可见寄生电路在LT1和VT1之间形成了一个正反馈冋路，在正常情况下，由于Vdd与Vss之间有一个反偏的阱与衬底PN结隔离，只有很小的二极管漏电流在其间流过，不会对反相器正常工作产生影响。但当CMOS集成电路接通电源后，如果在A点有电流注入，会使节点电压VA上升,即NPN管VT1的VBE增大，当VBE增大到一定程度吋（〉0.7V）,纵向NPN晶体管VT1会导通而进入放大区，导致

6、TC1

7、增大，故使得VB下降，VB下降则LT1的VBE也增大，

8、导致

9、IC1

10、增大，最终导致乂。进一步上升，一旦LT1和VT1之间形成的正反馈冋路增益大于或等于1，上述过程将持续下去，直至两个晶体管完全导通，在Vd<1与Vss之间产生很大的电流。此吋，即使A点的注入电流消失，Vdd与Vss之间的电流仍然存在，这就是闩锁效应的形成过程。图3简化的可控硅结构等效电路2产生闩锁的必要条件CMOS电路中的寄生双极型晶体管部分出现闩锁，必须满足以下几个条件[5].(1)电路要能进行开关转换，其相关的PNPN结构的回路增益必须大于1。(2)触发条件使之一个晶体管处于正向偏置，并产生足够大的集

11、电极电流使另一寄生晶体管也处于正向偏置而导通。(3)偏置电源及其有关的电路必须能够提供至少等于PNPN结构脱离阻塞态所需的开关转换电流和必须能提供至少等于使其达到闩锁态的保持电流。3闩锁效应的防止技术从以上分析可知，只要破坏了产生闩锁的三个条件，就能有效地避免电路发生闩锁减少串联电阻R。及R，，降低寄生三极管的电流增益可有效地提高抗闩锁能力。必须从版图设计、工艺等方面采取各种措施以消除闩锁的发生。3.1版图上防止闩锁效应3.1.1加粗电源线和地线，合理布局电源接触孔，减小横向电流密度和串联电阻［6］。采用接衬底的环形

12、vDD电源线，并尽可能将衬底背而接vI)D增加电源VI)D和vss接触孔，并加大接触而积对每一个接Vw的孔都要在相邻的阱中配以对应的vss接触孔，以便增加并行的电流通路尽量使VDI)和vss的接触孔的长边相互平行。接VDU的孔尽可能安排得离阱远些接vss的孔尽可能安排在P阱的所有边上。3.1.2増大基区宽度晶体管的电流増益的表达式为［7］:上两